當(dāng)前位置:首頁 > 電源 > 數(shù)字電源
[導(dǎo)讀]0 引 言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算,存在運(yùn)算量太大的缺點(diǎn),導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出,簡化了DFT的運(yùn)算過程,使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件

0 引 言
    DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算,存在運(yùn)算量太大的缺點(diǎn),導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出,簡化了DFT的運(yùn)算過程,使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)兩種。采用軟件實(shí)現(xiàn)FFT的方法存在計(jì)算慢,實(shí)現(xiàn)過程復(fù)雜等缺點(diǎn),所以目前比較流行的方式是采用硬件實(shí)現(xiàn)FFT。硬件實(shí)現(xiàn)的具體方法可以分為ASIC方法、FPGA方法、 DSP方法和通用處理機(jī)方法等。
    FPGA是20世紀(jì)80年代中期出現(xiàn)的一種新的電子設(shè)計(jì)自動(dòng)化技術(shù),具有集成度高,邏輯實(shí)現(xiàn)能力強(qiáng),設(shè)計(jì)靈活等優(yōu)勢(shì)。在FPGA上實(shí)現(xiàn)數(shù)字信號(hào)處理,即用純數(shù)字邏輯進(jìn)行DSP模塊設(shè)計(jì),為高速數(shù)字信號(hào)處理算法提供了實(shí)現(xiàn)途徑。在此,采用FPGA方法設(shè)計(jì)64點(diǎn)FFT處理器。
    現(xiàn)有的FFT模塊可以對(duì)多點(diǎn)數(shù)據(jù)進(jìn)行運(yùn)算,但是存在運(yùn)算周期長。結(jié)構(gòu)復(fù)雜,硬件資源耗費(fèi)大等缺陷。采用64點(diǎn)FFT可以通過優(yōu)化結(jié)構(gòu)來快速處理多點(diǎn)數(shù)數(shù)據(jù)。目前設(shè)計(jì)的64點(diǎn)FFT處理器主要采用以專用處理單元取代常規(guī)FFT處理單元的方法,或者按照固定幾何結(jié)構(gòu)設(shè)計(jì)FFT處理器的方法。這里所介紹的64 點(diǎn)FFT處理器是在固定幾何結(jié)構(gòu)設(shè)計(jì)方法的基礎(chǔ)上加以改進(jìn),將輸入的64點(diǎn)數(shù)據(jù)均勻分成8組,并行輸入給FFT運(yùn)算單元,進(jìn)行FFT運(yùn)算。通過對(duì)蝶形運(yùn)算單元進(jìn)行優(yōu)化設(shè)計(jì),所設(shè)計(jì)的64點(diǎn)FFT處理器模塊較之以往的FFT模塊,節(jié)省了硬件資源,提高了運(yùn)算效率。通過ModelSim仿真實(shí)驗(yàn)證明,在外部工作時(shí)鐘頻率為40 MHz下,對(duì)隨機(jī)生成的序列進(jìn)行64點(diǎn)FFT運(yùn)算處理,運(yùn)算時(shí)間為10μs,縮短了現(xiàn)有FFT模塊的運(yùn)算時(shí)間。

1 按頻率抽取的基——4FFT算法原理
    對(duì)于序列長度為N(N為2的整數(shù)次冪)的FFT算法主要有基-2 FFT和基-4 FFT兩種。計(jì)算一次基-2FFT需要二次復(fù)乘和兩次復(fù)加;計(jì)算一次基-4 FFT需要三次復(fù)乘和八次復(fù)加。從運(yùn)算次數(shù)上看,基-2 FFT較為簡單,但是因?yàn)榛?2 FFT的復(fù)數(shù)運(yùn)算較為復(fù)雜,所以在硬件實(shí)現(xiàn)上反而要比基-4 FFT占用的資源更多。為了滿足對(duì)數(shù)據(jù)高速處理的要求,在此選擇在FP-GA上實(shí)現(xiàn)基-4 FFT的算法。
    根據(jù)定義,對(duì)于長度為N的序列x(N)(0≤N≤N-1),它的DFT可表示為:

  
式中:WnkN=e-J2π/Nnk稱為旋轉(zhuǎn)因子。直接計(jì)算DFT,需要的計(jì)算量為N2次復(fù)乘和N(N-1)次復(fù)加。當(dāng)N很大時(shí),運(yùn)算量相當(dāng)大,無法滿足實(shí)時(shí)處理的要求。因此利用旋轉(zhuǎn)因子的對(duì)稱性、周期性和可約性,把長序列分解成為短序列來進(jìn)行快速傅里葉變換。
    由式(1)可以得到4個(gè)子序列:

  
    利用旋轉(zhuǎn)因子WnkN的特性,如:將A,B,C,D作為復(fù)數(shù)操作數(shù)進(jìn)行運(yùn)算,由式(2)可得簡化計(jì)算式:

  
    式(3)就是在FPGA上實(shí)現(xiàn)基-4 FFT算法的基本運(yùn)算法則。[!--empirenews.page--]
    不同于以往的基-4 FFT算法,這里是將輸入的64點(diǎn)數(shù)據(jù)以8位輸入數(shù)據(jù)為一組,共分成8組的方式輸入給FFT運(yùn)算單元進(jìn)行FFT運(yùn)算的。完整的FFT蝶形運(yùn)算共分6級(jí),經(jīng)歷196個(gè)循環(huán)狀態(tài)。將來自存儲(chǔ)單元的數(shù)據(jù)輸入到FFT運(yùn)算單元中,前三級(jí)是按8位1組的方法,分為8組進(jìn)行運(yùn)算;后三級(jí)是將前三級(jí)運(yùn)算所得到的中間數(shù)據(jù)送入運(yùn)算單元進(jìn)行運(yùn)算。經(jīng)過FFT運(yùn)算后,將所得到運(yùn)算結(jié)果寫入存儲(chǔ)單元中保存。結(jié)果以倒位序方式輸出,需要經(jīng)過調(diào)整位序變換成為自然順序輸出。

2 FFT運(yùn)算器設(shè)計(jì)
2.1 系統(tǒng)的整體結(jié)構(gòu)
    一個(gè)完整的FFT運(yùn)算單元應(yīng)該包括以下幾個(gè)組成部分:
    全局控制單元包括控制器和地址產(chǎn)生單元,用于調(diào)控整個(gè)FFT運(yùn)算系統(tǒng),生成蝶形運(yùn)算單元以及其他子單元所需的地址,控制各子單元時(shí)序,保證其正常有序地工作;
    蝶形運(yùn)算器單元 由蝶形運(yùn)算器和旋轉(zhuǎn)因子存儲(chǔ)單元(ROM)組成,負(fù)責(zé)將送入的輸人數(shù)據(jù)進(jìn)行蝶形運(yùn)算,是FFT運(yùn)算器的核心單元;
    存儲(chǔ)寄存器單元 采用兩個(gè)RAM乒乓通信,通過通信接口單元接收總線控制信號(hào),負(fù)責(zé)存儲(chǔ)輸入數(shù)據(jù)、中間數(shù)據(jù)和運(yùn)算所得最終結(jié)果。
    系統(tǒng)整體框圖如圖1所示。

3 實(shí)驗(yàn)結(jié)果驗(yàn)證
    這里的FFT運(yùn)算器通過硬件描述語言VHDL代碼進(jìn)行編寫,在ModelSimSE PLUS 6.1f環(huán)境下完成系統(tǒng)仿真,波形仿真如圖3所示。
    由波形仿真圖可以看出,地址控制單元以3位二進(jìn)制編碼定義各子單元的地址,存儲(chǔ)的數(shù)據(jù)在時(shí)序信號(hào)和地址總線單元控制下進(jìn)行FFT運(yùn)算。實(shí)驗(yàn)證明,當(dāng)外部時(shí)鐘頻率為40 MHz時(shí),可以對(duì)隨機(jī)生成的64點(diǎn)序列進(jìn)行FFT定點(diǎn)運(yùn)算,運(yùn)算時(shí)間為10μs。

4 結(jié) 語
    這里的FFT運(yùn)算器采用定點(diǎn)數(shù)處理,當(dāng)處理浮點(diǎn)數(shù)時(shí),系統(tǒng)存在處理異常、數(shù)據(jù)溢出等問題。但是由于可以迅速處理多點(diǎn)數(shù)信號(hào),因此在數(shù)字圖像處理、實(shí)時(shí)通信系統(tǒng)的調(diào)試和解調(diào)等方面具有一定的實(shí)際意義,達(dá)到了使用FPGA實(shí)現(xiàn)DSP算法的目的。
    本文在以下方面有所創(chuàng)新:
    (1)輸入的64位數(shù)據(jù)以8位共8組的方式并行輸入,將FFT運(yùn)算流程分為6級(jí),整個(gè)FFT運(yùn)算過程清晰,結(jié)構(gòu)合理,提高了運(yùn)行效率。
    (2)使用2塊雙口RAM作為存儲(chǔ)器,采用“乒乓操作”,在一個(gè)時(shí)鐘周期內(nèi)保證數(shù)據(jù)傳遞的單向性,減少了數(shù)據(jù)傳輸?shù)娜哂?,提高了精度?br />    (3)將整個(gè)FFT運(yùn)算器進(jìn)行模塊化設(shè)計(jì),在控制模塊的調(diào)配下,各個(gè)子模塊準(zhǔn)確工作,保證了運(yùn)算的可靠性。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉