采用軟硬件技術(shù)可以提高電源效率，而使用內(nèi)置電源管理 API 的 DSP RTOS 更容易實(shí)現(xiàn)上述目的。

作者：Scott Gary，德州儀器 (TI)

無線及有線系統(tǒng)設(shè)計(jì)師均必須重視電源效率問題，盡管雙方的出發(fā)點(diǎn)不盡相同。

對于移動(dòng)設(shè)備而言，更長的電池使用壽命、更長的通話時(shí)間或更長的工作時(shí)間都是明顯的優(yōu)勢。降低電源要求意味著使用體積更小的電池或選擇不同的電池技術(shù)，這在一定程度上也緩解了電池發(fā)熱問題。

對于有線系統(tǒng)而言，設(shè)計(jì)師可通過減小電源體積、減少冷卻需求以及降低風(fēng)扇噪聲來提高電池效率。人們很少會提到這樣一個(gè)事實(shí)：提高電源效率還可節(jié)省空間，用以增加能夠提高系統(tǒng)性能的組件，尤其是設(shè)計(jì)小組希望添加一個(gè)以上處理器時(shí)，這一點(diǎn)非常重要。

設(shè)計(jì)嵌入式 DSP 處理器或系統(tǒng)功耗要求嚴(yán)格的系統(tǒng)時(shí)，采用 DSP 專用技術(shù)、操作系統(tǒng)及其支持軟件可以降低功耗。超越傳統(tǒng)技術(shù)的 DSP 或雙處理器設(shè)計(jì)在節(jié)約能量方面表現(xiàn)出色。

本文將討論傳統(tǒng)及專門針對 DSP 的功耗優(yōu)化技術(shù)，首先對使用到的術(shù)語和原理進(jìn)行定義與說明。

功耗基礎(chǔ)知識

互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS) 電路的總功耗是動(dòng)態(tài)功耗與靜態(tài)功耗之和 [參考資料 3]：

當(dāng)門發(fā)生邏輯狀態(tài)轉(zhuǎn)換并產(chǎn)生內(nèi)部結(jié)點(diǎn)充電所需的開關(guān)電流以及P 通道及N 通道同時(shí)暫態(tài)開啟引起直通電流時(shí)，就會出現(xiàn)動(dòng)態(tài)功耗。通過以下公式可以估算其近似值：

其中，Cpd 為動(dòng)態(tài)電容，F(xiàn) 為開關(guān)頻率，Vcc 為電源電壓，而 Nsw 為轉(zhuǎn)換的比特?cái)?shù)。

另外，電壓 (Vcc) 決定著穩(wěn)定工作狀態(tài)下的最大開關(guān)頻率 (F)。

上述關(guān)系中包含兩個(gè)重要概念：

• 動(dòng)態(tài)功耗與開關(guān)頻率呈線性關(guān)系，與電源電壓呈二次關(guān)系。
• 最大安全開關(guān)頻率取決于電源電壓。

為便于本文討論，將特定的頻率及電壓對稱為“設(shè)定點(diǎn)”。

很顯然，降低 CPU 時(shí)鐘速率將相應(yīng)成比例地降低動(dòng)態(tài)功耗，由于動(dòng)態(tài)功耗與電源電壓成二次關(guān)系，在不影響系統(tǒng)性能的前提下，通過降低電壓就可能額外大大降低功耗。

不過，對于特定任務(wù)集，降低 CPU 時(shí)鐘速率也會成比例地延長執(zhí)行該任務(wù)集的時(shí)間，因此必須仔細(xì)分析應(yīng)用以確保滿足其實(shí)時(shí)需求。

靜態(tài)功耗主要是由于晶體管漏電流造成的。一般說來，CMOS 電路的靜態(tài)功耗很低，與其動(dòng)態(tài)功耗相比可以忽略不計(jì)。嵌入式應(yīng)用在不工作期間通常會“閑置”CPU 時(shí)鐘以減少動(dòng)態(tài)功耗，從而顯著降低總體功耗。

而在未來的設(shè)計(jì)中必須特別關(guān)注靜態(tài)功耗問題，因?yàn)楦咝阅艿男滦途w管的漏電流將顯著提高 [參考資料 13]。

嵌入式系統(tǒng)常用技術(shù)

常用電源管理技術(shù)可以分為兩類：通過早期硬件設(shè)計(jì)決策實(shí)現(xiàn)或在系統(tǒng)運(yùn)行時(shí)實(shí)現(xiàn)。

設(shè)計(jì)早期的決策對滿足性能及功耗至關(guān)重要，下面列出了設(shè)計(jì)中需要考慮的十大要素，其中包括硬件選擇、設(shè)計(jì)策略及架構(gòu)選擇。大多數(shù)要素都是嵌入式系統(tǒng)的基本要求，其它要素則需要單獨(dú)考量。盡管下列決策是在設(shè)計(jì)早期制定的，但有些仍需在整個(gè)設(shè)計(jì)周期中進(jìn)行再驗(yàn)證。如下所列：

1. 選擇低功耗組件
2. 分割電壓與時(shí)鐘域；
3. 支持電壓及時(shí)鐘縮放功能；
4. 啟用保持電壓門控功能；
5. 利用軟件中斷減少輪詢；
6. 采用分級存儲器模型；
7. 降低輸出負(fù)載；
8. 引導(dǎo)時(shí)關(guān)閉非關(guān)鍵無動(dòng)力資源；
9. 盡量減少活動(dòng) PLL 數(shù)量；
10. 使用時(shí)鐘分割器快速變換頻率。

有關(guān)上述列表的詳細(xì)信息如表 1 所示。

表 1. 通過早期硬件設(shè)計(jì)決策降低功耗

確定系統(tǒng)架構(gòu)以后，設(shè)計(jì)團(tuán)隊(duì)需要將注意力轉(zhuǎn)向系統(tǒng)運(yùn)行時(shí)環(huán)境。雖然以下列出的僅 14項(xiàng)，但在設(shè)計(jì)過程中要始終關(guān)注其中大部分內(nèi)容。

1. 不需要時(shí)則關(guān)閉門時(shí)鐘
2. 引導(dǎo)過程中主動(dòng)關(guān)閉不必要的功耗
3. 僅在需要時(shí)用門向子系統(tǒng)供電
4. 激活外設(shè)低功耗模式
5. 充分利用外設(shè)活動(dòng)檢測器
6. 使用自動(dòng)刷新模式
7. 通過基準(zhǔn)應(yīng)用確定最小必需頻率及電壓
8. 根據(jù)總體活動(dòng)情況調(diào)整 CPU 頻率及電壓
9. 動(dòng)態(tài)調(diào)度 CPU 頻率及電壓以匹配預(yù)測工作負(fù)載
10. 優(yōu)化代碼的執(zhí)行速度
11. 使用低功耗代碼序列及數(shù)據(jù)模型
12. 使用代碼覆蓋技術(shù)減少對高速內(nèi)存的需求
13. 更換電源時(shí)進(jìn)入簡化性能模式
14. 平衡精確度與功耗的關(guān)系

老練的設(shè)計(jì)團(tuán)隊(duì)必須至少要從概念上熟悉上述嵌入式系統(tǒng)應(yīng)用設(shè)計(jì)要素（其中一項(xiàng)與 DSP電路有關(guān)），有關(guān)上述列表的詳細(xì)信息如表 2 所示。

表 2. 通過常用運(yùn)行時(shí)技術(shù)降低功耗

實(shí)現(xiàn)表 1 及表 2 所述做法及策略并不容易。任何降低功耗的設(shè)計(jì)都有可能對性能產(chǎn)生負(fù)面影響或?qū)е孪到y(tǒng)不穩(wěn)定。下表列出了使用基本電源管理技術(shù)所面臨的主要難題。

表 3. 實(shí)際嵌入式系統(tǒng)設(shè)計(jì)面臨的主要難題

DSP RTOS 如何解決難題

大多數(shù)老練的嵌入式系統(tǒng)設(shè)計(jì)師都知道，表 2 中列出的許多技術(shù)問題都可以在操作系統(tǒng)中解決，而不必讓每個(gè)新的設(shè)計(jì)項(xiàng)目都“從零開始”。

上述最有價(jià)值并且得到普遍認(rèn)可的技術(shù)中的一個(gè)子集已包括在 RTOS 中，相關(guān)技術(shù)包括：閑置、關(guān)閉活動(dòng)電源、器件驅(qū)動(dòng)器通知、內(nèi)存管理、V/F 縮放。由于設(shè)計(jì)目標(biāo)不盡相同，將這些技術(shù)構(gòu)建到 RTOS 中需要很多技巧。設(shè)計(jì)師必須可以選擇混合或匹配子集。關(guān)鍵的設(shè)計(jì)目標(biāo)就是高效性、靈活性以及操作系統(tǒng)的松耦合。

TI 的 DSP/BIOS™ 操作系統(tǒng)的電源管理器 (PWRM) 非常適于用作現(xiàn)有 RTOS 的電源管理模塊 [參考資料 4]。盡管以下描述的實(shí)施是就特定 DSP/BIOS 而言的，但其概念可簡單地運(yùn)用其他操作系統(tǒng)，甚至用于無操作系統(tǒng)的應(yīng)用環(huán)境。

電源管理器的要求

電源管理器實(shí)施的關(guān)鍵要求如下：

1. 管理決策必須由應(yīng)用觸發(fā)，而不是操作系統(tǒng)觸發(fā)；
2. 電源管理活動(dòng)應(yīng)當(dāng)針對大部分應(yīng)用代碼透明；
3. 電源管理器必須支持電壓與頻率 (V/F) 縮放，并充分利用芯片空閑與睡眠模式；
4. 電源管理器必須在應(yīng)用代碼、驅(qū)動(dòng)器以及操作系統(tǒng)本身范圍內(nèi)協(xié)調(diào)電源事件處理，并在發(fā)生特定事件時(shí)向客戶端發(fā)出通知；
5. 電源管理特性必須在任何線程環(huán)境中可用，并且還必須對特定客戶端的多個(gè)實(shí)例可用（如一個(gè)器件驅(qū)動(dòng)器的多個(gè)實(shí)例）；
6. 在向客戶端發(fā)出電源事件通知時(shí)，電源管理器必須支持事件處理的延遲完成，并在等待延遲客戶端的完成信號的同時(shí)通知其他客戶端；
7. 對具有不同功能的不同平臺，電源管理器必須是可擴(kuò)展的和便攜性的。

為滿足上述的關(guān)鍵要求，可將電源管理器作為 DSP/BIOS 的附屬模塊被添加，如圖 1 所示。

圖 1. 電源管理器分區(qū)  [!--empirenews.page--]

電源管理器位于內(nèi)核之外，其不是系統(tǒng)中的一項(xiàng)任務(wù)，而是一系列可在應(yīng)用控制線程以及器件驅(qū)動(dòng)器環(huán)境中執(zhí)行任務(wù)的 API。

這意味著無需修改內(nèi)核。但在 CPU 時(shí)鐘與操作系統(tǒng)定時(shí)器時(shí)鐘相耦合的平臺上，DSP/BIOS 時(shí)鐘模塊 (CLK) 需要補(bǔ)充例行程序，這對頻率縮放非常重要，因?yàn)檫@些例行程序能夠作為 PWRM 的客戶端程序適應(yīng)操作系統(tǒng)時(shí)鐘。

電源管理器寫入并讀取時(shí)鐘空閑配置寄存器，并通過控制 CPU 時(shí)鐘速率及穩(wěn)壓電路的平臺特定型功率擴(kuò)展庫 (PSL) [參考資料. 5]直接與 DSP 硬件相連接。PSL 將電源管理器及應(yīng)用的其他部分與頻率和電壓控制硬件的低級實(shí)施細(xì)節(jié)相隔離。

電源管理器擁有若干個(gè)與應(yīng)用相關(guān)的任務(wù)。由設(shè)計(jì)工程師對其進(jìn)行靜態(tài)配置，并在運(yùn)行時(shí)進(jìn)行動(dòng)態(tài)調(diào)用：

• 空閑時(shí)鐘域 —— 電源管理器提供的接口可使特定時(shí)鐘域處于空閑狀態(tài)，從而降低有效功耗。此外，其還可以在 OS 空閑環(huán)路 (idle loop) 的適當(dāng)點(diǎn)提供能自動(dòng)使 DSP CPU 和高速緩存處于空閑狀態(tài)的機(jī)制。
• 降低引導(dǎo)時(shí)間的功耗——電源管理器包含一個(gè)鉤子機(jī)制 (hook mechanism)，這使開發(fā)人員能夠設(shè)定省電功能，以便在引導(dǎo)時(shí)間實(shí)現(xiàn)自動(dòng)調(diào)用。
• 電壓及頻率 (V/F) 縮放——電源管理器提供的接口可使應(yīng)用動(dòng)態(tài)更改 DPS 內(nèi)核的工作電壓及頻率。因此，應(yīng)用可利用該特性根據(jù)相關(guān)的處理要求相應(yīng)調(diào)整功耗。電源管理器 API 可設(shè)定應(yīng)用中的電壓是否應(yīng)隨同頻率進(jìn)行縮放，以及在降壓 (down-voltage transition) 轉(zhuǎn)換過程中是否可繼續(xù)執(zhí)行任務(wù)，轉(zhuǎn)換時(shí)延由負(fù)載而定，有可能會較長；如果處理器在降壓轉(zhuǎn)換期間工作正常，則允許繼續(xù)執(zhí)行應(yīng)用；此外，電源管理器還包含用于查詢 V/F 設(shè)定點(diǎn)屬性及時(shí)延的 API。
• 睡眠模式——電源管理器包含的配置接口及運(yùn)行時(shí)接口使開發(fā)人員可喚醒自定義睡眠模式，以便在非工作狀態(tài)期間節(jié)省電能。
• 電源事件的注冊及通知——為了調(diào)整整個(gè)應(yīng)用中的 V/F 縮放比例、睡眠模式以及其他事件，電源管理擁有一套注冊及通知機(jī)制 (registration and notification mechanism)，以使諸如應(yīng)用代碼、外設(shè)驅(qū)動(dòng)器、封裝內(nèi)容以及 OS 時(shí)鐘模塊等實(shí)體能夠進(jìn)行注冊，用于通知會影響這些實(shí)體的特定事件，例如“即將更改 V/F 設(shè)定點(diǎn)”、“完成更改V/F 設(shè)定點(diǎn)”、“進(jìn)入睡眠模式”、“從睡眠模式中喚醒”以及出現(xiàn)“電源故障”等。通知進(jìn)程 (notification process) 是電源管理器的重要特性。當(dāng)無需通知時(shí)可使用“未登記”功能。

電源管理器 API

表 4 對運(yùn)行時(shí)應(yīng)用編程接口進(jìn)行了匯總。

表 4. 電源管理運(yùn)行時(shí) API 的匯總

戰(zhàn)略實(shí)施

由于已經(jīng)建立了提高電源效率的基礎(chǔ)，下一步工作就應(yīng)該進(jìn)行戰(zhàn)略定義，以便開發(fā)低功耗應(yīng)用，并充分利用 OS 中的部分技術(shù)及支持。

所建議的策略包括以下 11 個(gè)步驟。該戰(zhàn)略具有可重復(fù)性：
當(dāng)無法滿足電源管理目標(biāo)，也就是說需要采用額外的運(yùn)行時(shí)方案才能滿足應(yīng)用電源預(yù)算時(shí)，就可重復(fù)訪問這些步驟。

1. 從初始就考慮到電源效率；
2. 選擇低功耗組件；
3. 對電源進(jìn)行建模和估測，并進(jìn)行相應(yīng)的硬件測試；
4. 針對電源管理和測量設(shè)計(jì)具備鉤子機(jī)制的 HW；
5. 構(gòu)建可大幅提高工作效率的 SW；
6. 啟用簡單的電源管理“開／關(guān)機(jī)切換”特性；
7. 在無需電源管理的情況下也可率先進(jìn)入工作；
8. 重復(fù)開啟“開機(jī)”特性，并測量功耗開銷 (payoff)；
9. 開啟代碼生成優(yōu)化功能、重置代碼及數(shù)據(jù)，并調(diào)整 “熱點(diǎn)” 監(jiān)測；
10. 進(jìn)行校準(zhǔn)，以實(shí)現(xiàn)頻率及電壓的最小化；
11. 激活所有的電源管理特性，并進(jìn)行相應(yīng)部署。

表 5 對上述戰(zhàn)略進(jìn)行了非常詳盡的匯總說明。我們將在下文討論如何高效應(yīng)用上述策略。

表 5. 低功耗應(yīng)用開發(fā)的詳細(xì)策略

音頻應(yīng)用范例

選用現(xiàn)成的 DSP 評估板 5509A EVM PLUS 板作為測試平臺，該評估板不僅支持 V/F 縮放 ，還包含針對 DSP 內(nèi)核與總體系統(tǒng)電源測量的鉤子機(jī)制。

需要注意的是，EVM 作為易于使用的評估平臺，并未在出廠時(shí)提供最佳功耗配置。另外，在評估效果時(shí)應(yīng)謹(jǐn)記由于其易于配置，所以 EVM 上測量的總體系統(tǒng)電源數(shù)量就應(yīng)多于通常情況下部署的平臺。EVM 還能以 DSP 內(nèi)核級與系統(tǒng)級兩種方法測量各種技術(shù)的有效性。

步驟 1 無需解釋。步驟 2 及 4 基本上都由這種特殊 EVM 完成，這充分表明了該平臺的廣泛適用性。步驟 3（試驗(yàn)）在 EVM 上進(jìn)行，目的是測量各種技術(shù)的效果（如片上與片外存取的內(nèi)核及系統(tǒng)電源、DMA 與 CPU 傳輸?shù)谋容^、空閑外設(shè)及時(shí)鐘域的作用等等）。 [!--empirenews.page--]

架構(gòu)

應(yīng)用范例如圖 2 所示。如欲獲得該應(yīng)用的詳細(xì)信息（包括獨(dú)立的應(yīng)用手冊及源代碼），請查閱參考資料 15。

圖 2. 音頻應(yīng)用

音頻信號經(jīng)過采樣通過多信道緩沖串行端口 (McBSPs) 回放到 DSP。DSP DMA 引擎向McBSP 輸入或讀出采樣信號。立體聲音頻數(shù)據(jù)通過 RxSplit 任務(wù)與 Processing Task（正在處理的任務(wù)）分離為兩個(gè)數(shù)據(jù)流。DIP 開關(guān)用于選擇 G726 編碼／解碼處理或簡單音量控制。兩個(gè)通道隨后在 TxJoin 任務(wù)中組合，然后輸出至揚(yáng)聲器。

Control（控制）任務(wù)被周期性觸發(fā)，檢查 DIP 開關(guān)以確定是否需要進(jìn)行模式切換（如改變處理模式或進(jìn)入睡眠狀態(tài)）。根據(jù)應(yīng)用模式的不同，Control（控制）任務(wù)可能會檢查 CPU 負(fù)載，如果合適還會更改 V/F 設(shè)定點(diǎn)。

與電源相關(guān)的關(guān)鍵設(shè)計(jì)決定包括：

1. 使用 OS 線程及阻塞原語 (blocking primitive) 空閑時(shí)鐘；
2. 使用 DMA 提高后臺數(shù)據(jù) (background data) 傳輸效率。在 DMA 塊中完成傳輸（而不是每次數(shù)據(jù)采樣都從串行端口導(dǎo)入或讀出）后即中斷 CPU；
3. 使用共享的外部時(shí)鐘控制串行端口（無需對串行端口進(jìn)行重新編程，即可進(jìn)行 DSP CPU 的頻率縮放）；
4. 注冊回叫以便為編解碼器驅(qū)動(dòng)程序設(shè)定鉤子機(jī)制，當(dāng)應(yīng)用進(jìn)入深度睡眠模式時(shí)關(guān)斷編解碼器；
5. 在音頻質(zhì)量下降前使用校準(zhǔn)功能恢復(fù)設(shè)定點(diǎn)頻率（及電壓）；
6. 使用電源管理器的時(shí)鐘適應(yīng)功能，使周期函數(shù)在頻率縮放后繼續(xù)以特定速率工作；
7. 使用 DSP 再引導(dǎo)間的電源管理器“深度睡眠”接口。

結(jié)論

總體效果總結(jié)如表 6 所示。前后模式的主要差異用黑體表示。

表 6. 節(jié)電效果

• 模式 #1 為基準(zhǔn)測量，全部使用片外代碼。
• 模式 #2 消除所有片上代碼，DSP 級節(jié)電效果較小，但板級節(jié)電達(dá)到 19%。
• 模式 #3 包括一些引導(dǎo)時(shí)間節(jié)電配置（如關(guān)閉 DSP 的 CLKOUT 信號、未用計(jì)時(shí)器的自動(dòng)空閑配置以及關(guān)閉板上 LED）及在 BIOS 空閑環(huán)路中的閑置，從而可實(shí)現(xiàn)25% 的 DSP 內(nèi)核級節(jié)電。
• 模式 #4 為設(shè)定點(diǎn)在 1.4v 下降至 144MHz 時(shí)的功耗，在該模式下可進(jìn)行音頻處理，同時(shí)仍能滿足實(shí)時(shí)最低要求，從而實(shí)現(xiàn) 52% 的 DSP 內(nèi)核級節(jié)電。
• 模式 #5 為應(yīng)用處于待機(jī)模式下的功耗，該模式配置包括外部編解碼器關(guān)斷、設(shè)定點(diǎn)支持以最小電壓最大頻率快速啟動(dòng)驅(qū)動(dòng)、DSP 處于門控時(shí)鐘深度睡眠模式，該模式下的待機(jī)功耗僅為 361µW。

設(shè)計(jì)人員可根據(jù)特定應(yīng)用的要求選擇適用的技術(shù)，從而更有利于支持 RTOS 集成高回報(bào)技術(shù)。借助 OS 的這種支持功能，設(shè)計(jì)人員能夠以低開銷方便安全地提高應(yīng)用電源效率。

本文討論的電源優(yōu)化策略是一種從嵌入式項(xiàng)目之初即可用于降低與調(diào)節(jié)應(yīng)用功耗的通用模型。當(dāng)測量功耗無法滿足要求或需要采用額外的運(yùn)行時(shí)技術(shù)時(shí)，上述策略可重復(fù)使用，先期步驟也可重復(fù)進(jìn)行。例如，在音頻應(yīng)用中采用這種策略，僅需幾種高回報(bào)的節(jié)電技術(shù)，即可節(jié)省大量電能。