開發(fā)靈活的高性能平板顯示器檢查系統(tǒng)

板顯示器（FPD）包括電漿（等離子體）顯示器（PDP）和液晶顯示器（LCD）日益普及。隨之而來的是，人們必然會關(guān)心它們的生產(chǎn)效率問題。FPD漸漸取代陰極射線管（CRT）顯示器，其高可用性和更低的價(jià)格是被客戶廣泛接納的關(guān)鍵所在。結(jié)果，F(xiàn)PD廠商如Pioneer、NEC、Fujitsu、Matsushita和Sony目前正加大投資降低成本。最重要投入之一是FPD生產(chǎn)中可能耗時(shí)昂貴的階段是檢驗(yàn)過程，其中采用了自動光學(xué)檢查和圖形處理技術(shù)來甄別瑕疵。過去，該應(yīng)用所需的DSP功能是用DSP處理器來完成。然而，更高速的DSP功能可以采用可編程邏輯來構(gòu)建，這樣能夠保持DSP處理器的靈活性同時(shí)比通用的多DSP處理器系統(tǒng)有諸多的性能優(yōu)勢。

如果FPD檢查過程是高效和經(jīng)濟(jì)的，那么就能夠大大地降低制造成本。例如在PDP中，檢查是在兩個(gè)玻璃板黏結(jié)在一起形成單塊完整的平板之前對其進(jìn)行檢查，它們通常經(jīng)過修正后再用于生產(chǎn)。如果有瑕疵的平板黏結(jié)到好的平板上，那么整個(gè)平板都要報(bào)廢重新生產(chǎn)。

在PDP產(chǎn)品原型和早期生產(chǎn)過程中，檢查通常是由單個(gè)電藕和器件（CCD）傳感器在平板表面蛇行移動，時(shí)間大概是60秒。這種方 
式產(chǎn)生的數(shù)據(jù)流大概是每秒16MB?，F(xiàn)在，這些檢查正被多個(gè)并排的傳感器替代，它在單通路上通過 檢查平板。而且，光檢查的分辨率也逐漸增加以識別更微小的瑕疵，增加成品的指令。早期的PDP檢查分辨率是5~7微米，目前的LCD平板的檢查分辨率是1微米。這些因素增加了可視數(shù)據(jù)的帶寬，處理速率是每秒數(shù)千兆字節(jié)。

早期的FPD檢查系統(tǒng)采用DSP和其他專用處理器完成檢查算法。由Avvida早期開發(fā)的系統(tǒng)在一個(gè)VME機(jī)框內(nèi)有21個(gè)專用功能板，采用分立邏輯、傳送機(jī)和DSP處理器，那時(shí)價(jià)格超過10萬美元。隨著檢查越來越苛刻，數(shù)據(jù)帶寬越來越大，超過了DSP處理器的能力，Avvida轉(zhuǎn)而采用可編程邏輯和新的處理體系JEDI來加速DSP功能。此后Avvida開發(fā)的系統(tǒng)采用12個(gè)Altera FLEX 10K FPGA，只用了三塊板，硬件復(fù)雜性和相應(yīng)的成本降低了50%。另外，采用可編程邏輯允許Avvida關(guān)注于算法的開發(fā)而不必為新款和新版產(chǎn)品重新建立硬件。利用硬件的可重配置性能夠很容易地將算法和應(yīng)用開發(fā)上的投入轉(zhuǎn)入下一代的可編程邏輯中。

在Avvida最新的圖像處理系統(tǒng)中（名為Tsunami），在Tsunami板子上有一片Altera STratix FPGA，通過JEDI II子卡能夠在增加一片Stratix FPGA增強(qiáng)處理能力。采用高速Stratix FPGA使得輸入帶寬超過3Gbps，處理速度為每秒萬億次，整個(gè)系統(tǒng)造價(jià)不到1萬美元。FPD檢查中涉及的算法需要大量的高速訪問的集成存儲器和許多高速的圖像處理功能如旋轉(zhuǎn)、腐蝕、伸縮和比較。下一代FPD檢查算法采用板上Stratix FPGA和JEDI II模塊上的另一個(gè)Stratix FPGA實(shí)現(xiàn)。

下一代FPD檢查算法子模塊

在像素記錄（Pixel Recorder）模塊中，多個(gè)數(shù)碼相機(jī)采集的數(shù)據(jù)通過一些獨(dú)立的流稱為"相機(jī)抽頭"輸入系統(tǒng)。獨(dú)立抽頭被重整為單個(gè)連續(xù)的圖像。該模塊利于高速數(shù)據(jù)存儲，使用Stratix M4K存儲模塊。為了彌補(bǔ)光學(xué)配置中的不均勻性，歸一化模塊進(jìn)行獨(dú)立像素修正，增益和偏移。歸一化使用Stratix DSP模塊以及大量的內(nèi)建的M-RAM模塊作為查找表和修正曲線。接下來，特征處理器（Feature Processor）識別在密線導(dǎo)體結(jié)構(gòu)中某些特征的位置（終點(diǎn)、交叉和T型連接），它們把每個(gè)像素連接到驅(qū)動電路上。這項(xiàng)技術(shù)叫做"骨架化"，采用一個(gè)Stratix M4K模塊，M-RAM模塊和一個(gè)外部DRAM來存儲特征數(shù)據(jù)，主機(jī)可以讀取和寫入這些數(shù)據(jù)。然后特征處理器標(biāo)識多余或缺失的特征為瑕疵。

數(shù)據(jù)與特征處理器同時(shí)進(jìn)行模板比較，其中獨(dú)立顯示單元逐一比較。任何單元和單元不均勻性被標(biāo)識為瑕疵。比較算法使用Stratix M4k模塊和兩個(gè)外部DRAM存儲器組來存儲和根據(jù)前一個(gè)單元延遲圖像數(shù)據(jù)。在Tsunami系統(tǒng)中，這種模板比較也可以用已有好的或"絕好"的模板。設(shè)計(jì)規(guī)則檢查（DRC）和特征處理器和模板比較同時(shí)進(jìn)行。DRC采用Stratix DSP模塊來測算互連線同預(yù)定的最小和最大值的長度。比設(shè)計(jì)規(guī)則更小或更大的特性被認(rèn)為是瑕疵。

然后特征處理器、模板比較和DRC模塊的輸出送給瑕疵校準(zhǔn)（Defect Alignment）模塊，它用Stratix M-RAM調(diào)整數(shù)據(jù)流，然后進(jìn)一步比較它們識別瑕疵。然后結(jié)果瑕疵數(shù)據(jù)送入斑點(diǎn)和瑕疵統(tǒng)計(jì)（Blobbing and Defect Statistics）模塊，斑點(diǎn)功能提取已發(fā)現(xiàn)瑕疵的詳細(xì)統(tǒng)計(jì)。瑕疵類型、位置、方向和尺寸交給主機(jī)程序進(jìn)行瑕疵分析和報(bào)告。識別的瑕疵也交給瑕疵覆蓋和捕獲（Defect Overlay and Capture）模塊，它允許設(shè)備操作者快速地識別檢測平板的瑕疵區(qū)域。捕獲的瑕疵圖像也發(fā)送給主機(jī)，存儲瑕疵統(tǒng)計(jì)數(shù)據(jù)進(jìn)行進(jìn)一步審查和分析。

Nios處理器對Tsunami板的實(shí)時(shí)操作進(jìn)行管理。因?yàn)榛赑CI系統(tǒng)的主機(jī)處理器OS不能實(shí)時(shí)地響應(yīng)，所以需要本地控制器如Nios處理器。Nios處理器控制著檢查過程的整個(gè)圖像處理部分，根據(jù)需要進(jìn)行初始化、空閑或停止處理過程。Nios處理器也將數(shù)據(jù)傳送給主機(jī)。把處理器集成到板上FPGA就無需外部處理器，節(jié)省了板子開發(fā)和其它工程費(fèi)用，控制系統(tǒng)的復(fù)雜性。

重可配置性對現(xiàn)場操作和減小開發(fā)成本起關(guān)鍵作用

Avvida檢查系統(tǒng)的可重配置性可根據(jù)特定應(yīng)用進(jìn)行高度優(yōu)化。在FPD檢測中，F(xiàn)PGA的算法是根據(jù)廠商檢查點(diǎn)的特定環(huán)境需求進(jìn)行開發(fā)。這些算法會細(xì)致地進(jìn)行反復(fù)調(diào)節(jié)直到達(dá)到所需的結(jié)果。CCD傳感器的不同、檢查不同類型瑕疵的側(cè)重和處理過程的不同都會體現(xiàn)到編入FPGA的算法中。而且，系統(tǒng)可以通過FPGA可重配置性進(jìn)行修改以處理不同尺寸或類型平板的檢查，根據(jù)系統(tǒng)應(yīng)用為終端客戶提供高度的靈活性。Avvida在系統(tǒng)中構(gòu)建了一 
個(gè)調(diào)制解調(diào)器，能夠遠(yuǎn)程重配置他們的系統(tǒng)，滿足客戶對升級、系統(tǒng)調(diào)整、功能增強(qiáng)或全新功能的需求。

這些系統(tǒng)的可重配置性也降低了相關(guān)的開發(fā)成本。而且Avvida可以關(guān)注算法開發(fā)的研發(fā)投入而非硬件開發(fā)，然后通過設(shè)計(jì)新的子卡利于下一代FPGA而非重新設(shè)計(jì)整個(gè)系統(tǒng)。算法可以很容易地從一個(gè)FPGA設(shè)計(jì)移植到下一個(gè)設(shè)計(jì)中，新的應(yīng)用可以在幾天或數(shù)星期內(nèi)開發(fā)完成，允許Avvida降低工程費(fèi)用。Avvida估計(jì)以這種方式和以往的設(shè)計(jì)方式相比節(jié)省了70%的工程時(shí)間。

結(jié)論

現(xiàn)今的FPGA根據(jù)他們的功能組和容量來講是大帶寬圖像處理的理想選擇。最新一代的可編程邏輯技術(shù)具有大量的靈活的內(nèi)建存儲器和實(shí)現(xiàn)DSP功能的專用結(jié)構(gòu)，使得設(shè)計(jì)者在實(shí)現(xiàn)面向DSP任務(wù)上更有創(chuàng)造性。DSP處理器可以采用可編程邏輯上的成熟的嵌入處理器，繼續(xù)享用軟件設(shè)計(jì)流程的好處又可以利用FPGA原本就具有的硬件加速性。FPD檢查系統(tǒng)中目前利用了這些優(yōu)勢，也能夠很容易地?cái)U(kuò)展到其它圖像處理和DSP應(yīng)用，如果DSP設(shè)計(jì)者想獲得最佳的方案，更需要考慮可編程邏輯。