板顯示器（FPD）包括電漿（等離子體）顯示器（PDP）和液晶顯示器（LCD）日益普及。隨之而來的是，人們必然會關心它們的生產效率問題。FPD漸漸取代陰極射線管（CRT）顯示器，其高可用性和更低的價格是被客戶廣泛接納的關鍵所在。結果，FPD廠商如Pioneer、NEC、Fujitsu、Matsushita和Sony目前正加大投資降低成本。最重要投入之一是FPD生產中可能耗時昂貴的階段是檢驗過程，其中采用了自動光學檢查和圖形處理技術來甄別瑕疵。過去，該應用所需的DSP功能是用DSP處理器來完成。然而，更高速的DSP功能可以采用可編程邏輯來構建，這樣能夠保持DSP處理器的靈活性同時比通用的多DSP處理器系統(tǒng)有諸多的性能優(yōu)勢。
如果FPD檢查過程是高效和經濟的，那么就能夠大大地降低制造成本。例如在PDP中，檢查是在兩個玻璃板黏結在一起形成單塊完整的平板之前對其進行檢查，它們通常經過修正后再用于生產。如果有瑕疵的平板黏結到好的平板上，那么整個平板都要報廢重新生產。
在PDP產品原型和早期生產過程中，檢查通常是由單個電藕和器件（CCD）傳感器在平板表面蛇行移動，時間大概是60秒。這種方
式產生的數據流大概是每秒16MB?，F在，這些檢查正被多個并排的傳感器替代，它在單通路上通過 檢查平板。而且，光檢查的分辨率也逐漸增加以識別更微小的瑕疵，增加成品的指令。早期的PDP檢查分辨率是5~7微米，目前的LCD平板的檢查分辨率是1微米。這些因素增加了可視數據的帶寬，處理速率是每秒數千兆字節(jié)。
早期的FPD檢查系統(tǒng)采用DSP和其他專用處理器完成檢查算法。由Avvida早期開發(fā)的系統(tǒng)在一個VME機框內有21個專用功能板，采用分立邏輯、傳送機和DSP處理器，那時價格超過10萬美元。隨著檢查越來越苛刻，數據帶寬越來越大，超過了DSP處理器的能力，Avvida轉而采用可編程邏輯和新的處理體系JEDI來加速DSP功能。此后Avvida開發(fā)的系統(tǒng)采用12個Altera FLEX 10K FPGA，只用了三塊板，硬件復雜性和相應的成本降低了50%。另外，采用可編程邏輯允許Avvida關注于算法的開發(fā)而不必為新款和新版產品重新建立硬件。利用硬件的可重配置性能夠很容易地將算法和應用開發(fā)上的投入轉入下一代的可編程邏輯中。
在Avvida最新的圖像處理系統(tǒng)中（名為Tsunami），在Tsunami板子上有一片Altera STratix FPGA，通過JEDI II子卡能夠在增加一片Stratix FPGA增強處理能力。采用高速Stratix FPGA使得輸入帶寬超過3Gbps，處理速度為每秒萬億次，整個系統(tǒng)造價不到1萬美元。FPD檢查中涉及的算法需要大量的高速訪問的集成存儲器和許多高速的圖像處理功能如旋轉、腐蝕、伸縮和比較。下一代FPD檢查算法采用板上Stratix FPGA和JEDI II模塊上的另一個Stratix FPGA實現。
下一代FPD檢查算法子模塊
在像素記錄（Pixel Recorder）模塊中，多個數碼相機采集的數據通過一些獨立的流稱為"相機抽頭"輸入系統(tǒng)。獨立抽頭被重整為單個連續(xù)的圖像。該模塊利于高速數據存儲，使用Stratix M4K存儲模塊。為了彌補光學配置中的不均勻性，歸一化模塊進行獨立像素修正，增益和偏移。歸一化使用Stratix DSP模塊以及大量的內建的M-RAM模塊作為查找表和修正曲線。接下來，特征處理器（Feature Processor）識別在密線導體結構中某些特征的位置（終點、交叉和T型連接），它們把每個像素連接到驅動電路上。這項技術叫做"骨架化"，采用一個Stratix M4K模塊，M-RAM模塊和一個外部DRAM來存儲特征數據，主機可以讀取和寫入這些數據。然后特征處理器標識多余或缺失的特征為瑕疵。
數據與特征處理器同時進行模板比較，其中獨立顯示單元逐一比較。任何單元和單元不均勻性被標識為瑕疵。比較算法使用Stratix M4k模塊和兩個外部DRAM存儲器組來存儲和根據前一個單元延遲圖像數據。在Tsunami系統(tǒng)中，這種模板比較也可以用已有好的或"絕好"的模板。設計規(guī)則檢查（DRC）和特征處理器和模板比較同時進行。DRC采用Stratix DSP模塊來測算互連線同預定的最小和最大值的長度。比設計規(guī)則更小或更大的特性被認為是瑕疵。
然后特征處理器、模板比較和DRC模塊的輸出送給瑕疵校準（Defect Alignment）模塊，它用Stratix M-RAM調整數據流，然后進一步比較它們識別瑕疵。然后結果瑕疵數據送入斑點和瑕疵統(tǒng)計（Blobbing and Defect Statistics）模塊，斑點功能提取已發(fā)現瑕疵的詳細統(tǒng)計。瑕疵類型、位置、方向和尺寸交給主機程序進行瑕疵分析和報告。識別的瑕疵也交給瑕疵覆蓋和捕獲（Defect Overlay and Capture）模塊，它允許設備操作者快速地識別檢測平板的瑕疵區(qū)域。捕獲的瑕疵圖像也發(fā)送給主機，存儲瑕疵統(tǒng)計數據進行進一步審查和分析。
Nios處理器對Tsunami板的實時操作進行管理。因為基于PCI系統(tǒng)的主機處理器OS不能實時地響應，所以需要本地控制器如Nios處理器。Nios處理器控制著檢查過程的整個圖像處理部分，根據需要進行初始化、空閑或停止處理過程。Nios處理器也將數據傳送給主機。把處理器集成到板上FPGA就無需外部處理器，節(jié)省了板子開發(fā)和其它工程費用，控制系統(tǒng)的復雜性。
重可配置性對現場操作和減小開發(fā)成本起關鍵作用
Avvida檢查系統(tǒng)的可重配置性可根據特定應用進行高度優(yōu)化。在FPD檢測中，FPGA的算法是根據廠商檢查點的特定環(huán)境需求進行開發(fā)。這些算法會細致地進行反復調節(jié)直到達到所需的結果。CCD傳感器的不同、檢查不同類型瑕疵的側重和處理過程的不同都會體現到編入FPGA的算法中。而且，系統(tǒng)可以通過FPGA可重配置性進行修改以處理不同尺寸或類型平板的檢查，根據系統(tǒng)應用為終端客戶提供高度的靈活性。Avvida在系統(tǒng)中構建了一
個調制解調器，能夠遠程重配置他們的系統(tǒng)，滿足客戶對升級、系統(tǒng)調整、功能增強或全新功能的需求。
這些系統(tǒng)的可重配置性也降低了相關的開發(fā)成本。而且Avvida可以關注算法開發(fā)的研發(fā)投入而非硬件開發(fā)，然后通過設計新的子卡利于下一代FPGA而非重新設計整個系統(tǒng)。算法可以很容易地從一個FPGA設計移植到下一個設計中，新的應用可以在幾天或數星期內開發(fā)完成，允許Avvida降低工程費用。Avvida估計以這種方式和以往的設計方式相比節(jié)省了70%的工程時間。
結論
現今的FPGA根據他們的功能組和容量來講是大帶寬圖像處理的理想選擇。最新一代的可編程邏輯技術具有大量的靈活的內建存儲器和實現DSP功能的專用結構，使得設計者在實現面向DSP任務上更有創(chuàng)造性。DSP處理器可以采用可編程邏輯上的成熟的嵌入處理器，繼續(xù)享用軟件設計流程的好處又可以利用FPGA原本就具有的硬件加速性。FPD檢查系統(tǒng)中目前利用了這些優(yōu)勢，也能夠很容易地擴展到其它圖像處理和DSP應用，如果DSP設計者想獲得最佳的方案，更需要考慮可編程邏輯。
下載文檔
