嵌入式控制和監(jiān)測應用的趨勢：可重配置 I/O(RIO) 架構(gòu)
多年來，嵌入式系統(tǒng)設(shè)計人員一直都在使用FPGA（現(xiàn)場可編程邏輯門陣列）配合微處理器(MPU)及微控制器(MCU)進行系統(tǒng)開發(fā)。FPGA已經(jīng)廣泛應用于擴展MPU I/O的功能，以及作為各種子系統(tǒng)和通信端口的連接接口。隨著FPGA容量的增加，嵌入式系統(tǒng)中越來越多地使用FPGA與MCU和MPU配合，從而大幅提高系統(tǒng)的整體靈活性和性能，遠勝于單獨使用MCU或MPU。在許多高科技工業(yè)領(lǐng)域，MPU和FPGA配合用于嵌入式系統(tǒng)已經(jīng)非常常見，而在未來，我們將更多地看到這種FPGA與MCU和MPU協(xié)同工作的架構(gòu)被應用于高級控制和監(jiān)測系統(tǒng)的設(shè)計中。
一直以來,在高級控制和監(jiān)測系統(tǒng)中，人們總是要求系統(tǒng)有更高的處理能力。目前，我們通常采用專用的DSP來處理計算強度大的控制算法或信號處理算法，分擔微控制器的工作。 另外一種常見的架構(gòu)是采用多個微控制器進行分布式處理。在超大型的運動控制系統(tǒng)或高通道數(shù)的動態(tài)監(jiān)測系統(tǒng)中，每個軸或每個通道中就配有一個微處理器。實踐證明，目前FPGA已經(jīng)成為理想的減負處理器，相較DSP和分布式微處理器而言，更加靈活。
除了MPU和FPGA以外，高級的控制和監(jiān)測系統(tǒng)還需要專用的I/O來作為傳感器、執(zhí)行器或者是特定應用的通信總線和網(wǎng)絡的接口。將各種專用的I/O子系統(tǒng)直接連接到FPGA上，可提供最高的靈活性和最佳的系統(tǒng)性能。MPU、FPGA和專用I/O相結(jié)合構(gòu)成了用于高級控制和監(jiān)測系統(tǒng)的最佳架構(gòu)——可重配置I/O(RIO)架構(gòu)。
科學家和工程師已使用RIO架構(gòu)（如圖1所示）來設(shè)計各種行業(yè)或應用中需要的嵌入式系統(tǒng)，包括醫(yī)學成像、可再生能源、結(jié)構(gòu)監(jiān)測、配電系統(tǒng)、工業(yè)機器控制和原子物理研究等。通過RIO架構(gòu)，設(shè)計團隊可開發(fā)具有獨特功能以及超高性能的創(chuàng)新型系統(tǒng)。舉例來說，Kitasato大學的Kohji Ohbayashi博士和他的團隊設(shè)計了世界上的第一套實時3D光學相干斷層(OCT)醫(yī)學成像系統(tǒng)，此系統(tǒng)每秒可進行700 000次512點快速傅里葉變換(FFT)。另外，Windlift公司的Matt Bennett也正在使用RIO架構(gòu)開發(fā)12kW 便攜式空中風能發(fā)電系統(tǒng)，該系統(tǒng)需要強大的控制功能和極大的靈活性來滿足該新興技術(shù)中不斷變化的需求。
針對高級控制和監(jiān)測系統(tǒng)的RIO架構(gòu)
RIO系統(tǒng)架構(gòu)中的FPGA為高級控制和監(jiān)測系統(tǒng)提供了多種優(yōu)勢。首先，F(xiàn)PGA可以在各個方面提高MPU的性能，例如數(shù)字信號處理、高級控制算法、自定義接口、定時、觸發(fā)等。與傳統(tǒng)的專用集成電路(ASIC)及離散數(shù)字設(shè)計相比，F(xiàn)PGA的這些功能為整個系統(tǒng)帶來了更大的靈活性和可維護性。由于所有專用I/O都是通過FPGA來進行布線的，因此可在任一，或所有I/O通道上執(zhí)行數(shù)字信號處理。嵌入式設(shè)計人員可利用可用IP來執(zhí)行一些常見的處理功能，例如濾波、平均、抽取、頻譜分析和重采樣，或在FPGA芯片中設(shè)計完全自定義的數(shù)據(jù)處理。由于控制IP可用，且可在FPGA中開發(fā)自定義控制算法，因而設(shè)計人員也可在FPGA中執(zhí)行數(shù)字控制算法。借助RIO架構(gòu)，設(shè)計人員可在FPGA中完成整個控制環(huán)路-輸入、控制算法和輸出，實現(xiàn)高速循環(huán)、高確定性和超低延遲。
閱讀全文請點擊下載PDF和在線閱讀>>
下載文檔
