FPGA電源設(shè)計挑戰(zhàn)

我將現(xiàn)場可編程門陣列(FPGA)連接到我的DC/DC轉(zhuǎn)換器的輸出，現(xiàn)在DC/DC無法啟動。當(dāng)使用示波器觀察電路時，我看到圖1所示的情形。輸出電壓未進(jìn)入調(diào)壓模式。哪里發(fā)生故障了呢?

圖1：由于該FPGA具有較高的啟動負(fù)載和極高的去耦電容，DC/DC轉(zhuǎn)換器無法使其輸出電壓進(jìn)入調(diào)壓模式FPGA對其電源提出了一些獨(dú)特的挑戰(zhàn)。

例如，F(xiàn)PGA供應(yīng)商通常需要其輸入電源擁有數(shù)百或甚至數(shù)千微法拉(?F)的去耦電容，以便在FPGA產(chǎn)生的瞬變的不同頻率之間維持FPGA電源電壓所需的調(diào)節(jié)，并減少電源電壓上的紋波。許多FPGA還需要具有特定的啟動時間(不要太快，也不要太慢)和啟動單調(diào)性(VOUT在無任何向下移動的直線上達(dá)到其設(shè)定值)。

除FPGA相關(guān)的設(shè)計挑戰(zhàn)外，越來越多的FPGA設(shè)計人員還必須為其FPGA設(shè)計電源。作為FPGA專家，許多設(shè)計師在電源設(shè)計方面沒有經(jīng)驗，因此需要一款極其簡易的電源，而電源模塊就是一個很好的選擇。電源模塊通過集成許多或全部所需的無源組件來實現(xiàn)簡易性。選擇的組件數(shù)量越少，設(shè)計的速度就越快，也就越簡單?？刂骗h(huán)路補(bǔ)償是首先要集成到電源模塊中的一項功能，但它會限制設(shè)計的穩(wěn)定范圍，而使用大量電容后，內(nèi)部補(bǔ)償?shù)碾娫茨K可能會失去穩(wěn)定性。有關(guān)穩(wěn)定性的指導(dǎo)，請查閱器件數(shù)據(jù)表和應(yīng)用說明。在TI許多TPS82xxx電源模塊中使用的DCS控制拓?fù)浣Y(jié)構(gòu)非常穩(wěn)定，并支持各種輸出電容。電源模塊非常小，意味著其使用的引腳較少。

引腳數(shù)量少意味著器件更簡單，功能也偏少。電源模塊通常集成的另一項功能軟啟動(SS)時間。此時間設(shè)置在某些電源模塊內(nèi)部，如TPS82085，但可使用其他電源模塊上的電容器(如TPS82130)進(jìn)行編程。通常需要具有一個可編程啟動時間才能滿足特定的啟動時間要求，而且有了該時間也非常有助于啟動與所有電容連接的電源模塊。