65nm低成本CycloneIIIFPGA降低50%功耗

Nicole Chen

隨著FPGA的觸角由通信行業(yè)延伸到對(duì)成本十分敏感的汽車(chē)電子和消費(fèi)電子等領(lǐng)域，針對(duì)低成本而設(shè)計(jì)的新一代FPGA器件逐漸興起，并開(kāi)始在大批量應(yīng)用中與ASIC進(jìn)行競(jìng)爭(zhēng)。不過(guò)，對(duì)器件成本和性能的更高要求也帶來(lái)了和功耗相關(guān)的新挑戰(zhàn)。65nm Cyclone III FPGA系列是Altera公司針對(duì)以上目標(biāo)推出的新產(chǎn)品，該系列器件成功擴(kuò)展了低成本FPGA的應(yīng)用空間，在應(yīng)用中首次同時(shí)實(shí)現(xiàn)了低功耗、低成本和高性能。

“與前一代90nm工藝器件相比，65nm Cyclone III系列可節(jié)省50%的功耗?！盇ltera公司廣播、汽車(chē)電子及消費(fèi)電子業(yè)務(wù)部副總裁Tim Colleran強(qiáng)調(diào)，“此外，Cyclone III的密度加倍，達(dá)到120K邏輯單元(LE)；存儲(chǔ)器容量高達(dá)4Mb；乘法器數(shù)量由150個(gè)增長(zhǎng)到288個(gè)；由于它采用M9K存儲(chǔ)器模塊取代M4K模塊，因此更適合視頻流緩沖和視頻圖像處理?！盋yclone III FPGA系列由8個(gè)型號(hào)組成，容量分布在5K至120K邏輯單元之間。由于前一系列的Cyclone II系列已經(jīng)比競(jìng)爭(zhēng)產(chǎn)品的速率高出3個(gè)等級(jí)，Altera選擇對(duì)Cyclone III系列的功耗、性能和成本進(jìn)行改進(jìn)，提高了嵌入式乘法器、板上存儲(chǔ)器和外部存儲(chǔ)器接口以及I/O的性能，而保持內(nèi)核邏輯的性能與Cyclone II系列一致。

利用TSMC的65nm低功耗(LP)工藝技術(shù)以及Quartus II軟件獨(dú)特的功耗管理等多種技術(shù)，Cyclone III系列的功耗比Cyclone II系列降低了50%，更比競(jìng)爭(zhēng)FPGA的功耗低75％。TSMC的65nm LP工藝針對(duì)便攜式和消費(fèi)類市場(chǎng)(例如DVR、手持式設(shè)備和便攜式媒體播放器等領(lǐng)域)進(jìn)行了精確調(diào)整，具有最低的靜態(tài)功耗和動(dòng)態(tài)功耗。在25℃結(jié)溫時(shí)，內(nèi)核靜態(tài)功耗低至35mW。支持熱拔插操作，因此在零電流時(shí)可以關(guān)斷不工作的I/O塊。此外，Quartus II開(kāi)發(fā)軟件的PowerPlay技術(shù)對(duì)設(shè)計(jì)進(jìn)行自動(dòng)分析和優(yōu)化、降低功耗，同時(shí)滿足時(shí)序和性能要求。低功耗優(yōu)勢(shì)包括能夠在散熱困難的環(huán)境中工作、降低甚至避免了在制冷系統(tǒng)上的投入、延長(zhǎng)了便攜式應(yīng)用中電池的使用時(shí)間。



Cyclone III FPGA的平面布局。

在成本方面，Cyclone III系列比前一代產(chǎn)品每邏輯單元成本降低20％，使設(shè)計(jì)人員能夠更多地在成本敏感的應(yīng)用中使用FPGA。Cyclone III采用交錯(cuò)I/O焊環(huán)來(lái)減小管芯尺寸和電路板面積，多種低成本封裝選擇以及低成本并行閃存配置器件使其成為成本極低的FPGA解決方案。

除了汽車(chē)行業(yè)和消費(fèi)電子等對(duì)成本較為敏感的應(yīng)用將采用Cyclone III系列等低成本FPGA，無(wú)線市場(chǎng)也是Cyclone III系列的重點(diǎn)發(fā)展領(lǐng)域，應(yīng)用范圍包括無(wú)線基站、軟件無(wú)線電和顯示，以及圖像和視頻處理等?！癈yclone III FPGA適合任何需要采用FPGA的設(shè)計(jì)，但是基于該器件在功耗和成本上的優(yōu)勢(shì)，特別適合于顯示、無(wú)線和視頻圖像處理等應(yīng)用?！盩im Colleran指出。

Cyclone III FPGA的其它優(yōu)點(diǎn)包括：更多的I/O特性支持(包括針對(duì)顯示應(yīng)用的LVDS、mini LVDS、RSDS和PPDS)；支持高達(dá)400Mbps的DDR2存儲(chǔ)器接口；全功能PLL(提高了頻率范圍，可動(dòng)態(tài)改變頻率和相位，并能夠級(jí)聯(lián)產(chǎn)生更寬的頻率范圍)等。

Altera已為客戶提供了全面的開(kāi)發(fā)工具Quartus II軟件7.0。設(shè)計(jì)人員現(xiàn)在可以下載并安裝免費(fèi)的Quartus II網(wǎng)絡(luò)版軟件7.0來(lái)開(kāi)始Cyclone III設(shè)計(jì)。在這個(gè)新版Quartus II軟件中，Altera提供了開(kāi)發(fā)成本最低、時(shí)間最短的設(shè)計(jì)過(guò)程，從而確保了設(shè)計(jì)流程的流暢。Quartus II軟件還與所有主流第三方綜合以及仿真工具實(shí)現(xiàn)了無(wú)縫集成。

利用Quartus II軟件的高級(jí)技術(shù)和效能特性，設(shè)計(jì)人員能夠充分挖掘Cyclone III系列的潛能。Quartus II軟件7.0的特性包括：TimeQuest時(shí)序分析器，快速方便地實(shí)現(xiàn)時(shí)序逼近。漸進(jìn)式編譯縮短了編譯時(shí)間，支持基于團(tuán)隊(duì)的設(shè)計(jì)。PowerPlay功耗分析和優(yōu)化工具進(jìn)行低功耗估算，SoPC Builder和DSP Builder工具進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)。更新后的SDC時(shí)序約束功能支持Cyclone III器件迅速實(shí)現(xiàn)高速源同步接口(例如，DDR和DDRII)和時(shí)鐘復(fù)用設(shè)計(jì)結(jié)構(gòu)的時(shí)序逼近。

From：電子系統(tǒng)設(shè)計(jì)