基于芯片堆疊式的3D技術(shù)

從SiP系統(tǒng)級(jí)封裝的傳統(tǒng)意義上來(lái)講，凡是有芯片堆疊的都可以稱之為3D，因?yàn)樵赯軸上有了功能和信號(hào)的延伸，無(wú)論此堆疊是位于IC內(nèi)部還是IC外部。

但是目前，隨著技術(shù)的發(fā)展，3D IC卻有了其更新、更獨(dú)特的含義。

基于芯片堆疊式的3D技術(shù)

3D IC的初期型態(tài)，目前仍廣泛應(yīng)用于SiP領(lǐng)域，是將功能相同的裸芯片從下至上堆在一起，形成3D堆疊，再由兩側(cè)的鍵合線連接，最后以系統(tǒng)級(jí)封裝(System-in-Package，SiP)的外觀呈現(xiàn)。堆疊的方式可為金字塔形、懸臂形、并排堆疊等多種方式，參看下圖。

另一種常見的方式是將一顆倒裝焊(flip-chip)裸芯片安裝在SiP基板上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機(jī)中比較常用。

基于無(wú)源TSV的3D技術(shù)

在SiP基板與裸芯片之間放置一個(gè)中介層(interposer)硅基板，中介層具備硅通孔(TSV)，通過(guò)TSV連結(jié)硅基板上方與下方表面的金屬層。有人將這種技術(shù)稱為2.5D，因?yàn)樽鳛橹薪閷拥墓杌迨菬o(wú)源被動(dòng)元件，TSV硅通孔并沒(méi)有打在芯片本身上。如下圖所示：

基于有源TSV的3D技術(shù)

在這種3D集成技術(shù)中，至少有一顆裸芯片與另一顆裸芯片疊放在一起，下方的那顆裸芯片是采用TSV技術(shù)，通過(guò)TSV讓上方的裸芯片與下方裸芯片、SiP基板通訊。如下圖所示：

下圖顯示了無(wú)源TSV和有源TSV分別對(duì)應(yīng)的2.5D和3D技術(shù)。

以上的技術(shù)都是指在芯片工藝制作完成后，再進(jìn)行堆疊形成3D，其實(shí)并不能稱為真正的3D IC 技術(shù)。

這些手段基本都是在封裝階段進(jìn)行，我們可以稱之為3D集成、3D封裝或者3D SiP技術(shù)。

基于芯片制造的3D技術(shù)

目前，基于芯片制造的3D技術(shù)主要應(yīng)用于3D NAND FLASH上。

東芝和三星在 3D NAND 上的開拓性工作帶來(lái)了兩大主要的 3D NAND 技術(shù)。

東芝開發(fā)了 Bit Cost Scalable(BiCS)的工藝。BiCS 工藝采用了一種先柵極方法(gate-first approach)，這是通過(guò)交替沉積氧化物(SiO)層和多晶硅(pSi)層實(shí)現(xiàn)的。然后在這個(gè)層堆疊中形成一個(gè)通道孔，并填充氧化物-氮化物-氧化物(ONO)和 pSi。然后沉積光刻膠，通過(guò)一個(gè)連續(xù)的蝕刻流程，光刻膠修整并蝕刻出一個(gè)階梯，形成互連。最后再蝕刻出一個(gè)槽并填充氧化物。如下圖所示。

三星則開發(fā)了 Terabit Cell Array Transistor (TCAT)工藝。TCAT 是一種后柵極方法( gate-last approach)，其沉積的是交替的氧化物和氮化物層。然后形成一個(gè)穿過(guò)這些層的通道并填充 ONO 和 pSi。然后與 BiCS 工藝類似形成階梯。最后，蝕刻一個(gè)穿過(guò)這些層的槽并去除其中的氮化物，然后沉積氧化鋁(AlO)、氮化鈦(TiN)和鎢(W)又對(duì)其進(jìn)行回蝕(etch back)，最后用塢填充這個(gè)槽。如下圖所示。

3D NAND目前已經(jīng)能做到64層甚至更高，其產(chǎn)量正在超越 2D NAND，而且隨著層數(shù)的進(jìn)一步擴(kuò)展，3D NAND還能繼續(xù)將摩爾定律很好地延續(xù)。

目前應(yīng)用在IC制造上的3D技術(shù)也僅限于NAND FLASH，隨著技術(shù)的發(fā)展，應(yīng)該很快也會(huì)應(yīng)用到其它的IC領(lǐng)域，那時(shí)候，真正的3D IC時(shí)代就到來(lái)了!