微處理器的低功耗芯片設(shè)計(jì)技術(shù)
關(guān)鍵詞 微處理器功耗低功耗芯片設(shè)計(jì)
隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又將導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中的一個(gè)重要考慮因素。為了使產(chǎn)品更具競(jìng)爭(zhēng)力，工業(yè)界對(duì)芯片設(shè)計(jì)的要求已從單純追求高性能、小面積轉(zhuǎn)為對(duì)性能、面積、功耗的綜合要求。而微處理器作為數(shù)字系統(tǒng)的核心部件，其低功耗設(shè)計(jì)對(duì)降低整個(gè)系統(tǒng)的功耗具有重要的意義。
2000年年初，Transmeta公司推出了 Crusoe處理器，以其獨(dú)特的低功耗設(shè)計(jì)技術(shù)和非凡的超低功耗表現(xiàn)，在業(yè)界引起巨大轟動(dòng)，引發(fā)了低功耗處理器設(shè)計(jì)的激烈競(jìng)爭(zhēng)。
在2006年的英特爾開(kāi)發(fā)者論壇大會(huì)(Intel DeveloperForum)上，英特爾展示了多款基于下一代技術(shù)的微處理器。其中，Metom主要用于筆記本電腦，最大功耗僅有5W，而將于2006年底上市的超低電壓版Merom的功耗則只有0．5W；Conroe主要面向臺(tái)式機(jī)，其最大功耗為65W，遠(yuǎn)遠(yuǎn)低于現(xiàn)有Pentium 4處理器的95W；服務(wù)器處理器Woodcrest的最大功耗為80W，而現(xiàn)有的Xeon處理器的功耗為110W。
本文首先介紹了微處理器的功耗來(lái)源，重點(diǎn)介紹了常用的低功耗設(shè)計(jì)技術(shù)，并對(duì)今后低功耗微處理器設(shè)計(jì)的研究方向進(jìn)行了展望。
1 微處理器的功耗來(lái)源
研究微處理器的低功耗設(shè)計(jì)技術(shù)，首先必須了解它的功耗來(lái)源。高層次仿真得出的結(jié)論如圖1所示。
從圖1中可以看出，時(shí)鐘單元(Clock)功耗最高，因?yàn)闀r(shí)鐘單元有時(shí)鐘發(fā)生器、時(shí)鐘驅(qū)動(dòng)、時(shí)鐘樹(shù)和鐘控單元的時(shí)鐘負(fù)載；數(shù)據(jù)通路(Datapath)是僅次于時(shí)鐘單元的部分，其功耗主要來(lái)自運(yùn)算單元、總線和寄存器堆。除了上述兩部分，還有存儲(chǔ)單元(Memory)，控制部分和輸入／輸出(Control，I／O)。存儲(chǔ)單元的功耗與容量相關(guān)。
如圖2所示，CMOS電路功耗主要由3部分組成：電路電容充放電引起的動(dòng)態(tài)功耗，結(jié)反偏時(shí)漏電流引起的功耗和短路電流引起的功耗。其中，動(dòng)態(tài)功耗是最主要的，占了總功耗的90％以上，表達(dá)式如下：
式中：f為時(shí)鐘頻率，C1為節(jié)點(diǎn)電容，α為節(jié)點(diǎn)的翻轉(zhuǎn)概率，Vdd為工作電壓。
2 常用的低功耗設(shè)計(jì)技術(shù)
低功耗設(shè)計(jì)足一個(gè)復(fù)雜的綜合性課題。就流程而言，包括功耗建模、評(píng)估以及優(yōu)化等；就設(shè)計(jì)抽象層次而言，包括自系統(tǒng)級(jí)至版圖級(jí)的所有抽象層次。同時(shí)，功耗優(yōu)化與系統(tǒng)速度和面積等指標(biāo)的優(yōu)化密切相關(guān)，需要折中考慮。下面討論常用的低功耗設(shè)計(jì)技術(shù)。
2．1 動(dòng)態(tài)電壓調(diào)節(jié)
由式(1)可知，動(dòng)態(tài)功耗與工作電壓的平方成正比，功耗將隨著工作電壓的降低以二次方的速度降低，因此降低工作電壓是降低功耗的有力措施。但是，僅僅降低工作電壓會(huì)導(dǎo)致傳播延遲加大，執(zhí)行時(shí)間變長(zhǎng)。然而，系統(tǒng)負(fù)載是隨時(shí)間變化的，因此并不需要微處理器所有時(shí)刻都保持高性能。動(dòng)態(tài)電壓調(diào)節(jié)DVS(Dynarnic Voltage Scaling)技術(shù)降低功耗的主要思路是根據(jù)芯片工作狀態(tài)改變功耗管理模式，從而在保證性能的基礎(chǔ)上降低功耗。在不同模式下，工作電壓可以進(jìn)行調(diào)整。為了精確地控制DVS，需要采用電壓調(diào)度模塊來(lái)實(shí)時(shí)改變工作電壓，電壓調(diào)度模塊通過(guò)分析當(dāng)前和過(guò)去狀態(tài)下系統(tǒng)工作情況的不同來(lái)預(yù)測(cè)電路的工作負(fù)荷。
2．2 門(mén)控時(shí)鐘和可變頻率時(shí)鐘
如圖1所示，在微處理器中，很大一部分功耗來(lái)自時(shí)鐘。時(shí)鐘是惟一在所有時(shí)間都充放電的信號(hào)，而且很多情況下引起不必要的門(mén)的翻轉(zhuǎn)，因此降低時(shí)鐘的開(kāi)關(guān)活動(dòng)性將對(duì)降低整個(gè)系統(tǒng)的功耗產(chǎn)牛很大的影響。門(mén)控時(shí)鐘包括門(mén)控邏輯模塊時(shí)鐘和門(mén)控寄存器時(shí)鐘。門(mén)控邏輯模塊時(shí)鐘對(duì)時(shí)鐘網(wǎng)絡(luò)進(jìn)行劃分，如果在當(dāng)前的時(shí)鐘周期內(nèi)，系統(tǒng)沒(méi)有用到某些邏輯模塊，則暫時(shí)切斷這些模塊的時(shí)鐘信號(hào)，從而明顯地降低開(kāi)關(guān)功耗。圖3為采用“與”門(mén)實(shí)現(xiàn)的時(shí)鐘控制電路。門(mén)控寄存器時(shí)鐘的原理是當(dāng)寄存器保持?jǐn)?shù)據(jù)時(shí)，關(guān)閉寄存器時(shí)鐘，以降低功耗。然而，門(mén)控時(shí)鐘易引起毛刺，必須對(duì)信號(hào)的時(shí)序加以嚴(yán)格限制，并對(duì)其進(jìn)行仔細(xì)的時(shí)序驗(yàn)證。
另一種常用的時(shí)鐘技術(shù)就是可變頻率時(shí)鐘。它根據(jù)系統(tǒng)性能要求，配置適當(dāng)?shù)臅r(shí)鐘頻率以避免不必要的功耗。門(mén)控時(shí)鐘實(shí)際上是可變頻率時(shí)鐘的一種極限情況(即只有零和最高頻率兩種值)，因此，可變頻率時(shí)鐘比門(mén)控時(shí)鐘技術(shù)更加有效，但需要系統(tǒng)內(nèi)嵌時(shí)鐘產(chǎn)生模塊PLL，增加了設(shè)計(jì)復(fù)雜度。去年Intel公司推出的采用先進(jìn)動(dòng)態(tài)功耗控制技術(shù)的Montecito處理器，就利用了變頻時(shí)鐘系統(tǒng)。該芯片內(nèi)嵌一個(gè)高精度數(shù)字電流表，利用封裝上的微小電壓降計(jì)算總電流；通過(guò)內(nèi)嵌的一個(gè)32位微處理器來(lái)調(diào)整主頻，達(dá)到64級(jí)動(dòng)態(tài)功耗調(diào)整的目的，大大降低了功耗。
2．3 并行結(jié)構(gòu)與流水線技術(shù)
并行結(jié)構(gòu)的原理是通過(guò)犧牲面積來(lái)降低功耗。將一個(gè)功能模塊復(fù)制為n(n≥2)個(gè)相同的模塊，這些模塊并行計(jì)算后通過(guò)數(shù)據(jù)選擇器選擇輸出，采用二分頻的并行結(jié)構(gòu)，如圖4所示。
并行設(shè)計(jì)后，由于有多個(gè)模塊同時(shí)工作，提高了吞吐能力，可以把每個(gè)模塊的速度降低為原來(lái)的l/n。根據(jù)延時(shí)和工作電壓的線性關(guān)系，工作電壓可以相應(yīng)降低為原來(lái)的l／n，電容增大為原來(lái)的n倍，工作頻率降低為原來(lái)的l／n，根據(jù)式(1)功耗降低為原來(lái)的1／n2。并行設(shè)計(jì)的關(guān)鍵是算法設(shè)計(jì)，一般算法中并行計(jì)算的并行度往往比較低，并行度高的算法比較難開(kāi)發(fā)。例如：若原模塊的功耗為P=a×CL×V2dd×f，采用二分頻結(jié)構(gòu)，由于增加了一個(gè)模塊和數(shù)據(jù)選擇器，整個(gè)電容負(fù)載為2．2CL，工作頻率為f/2，工作電壓可以降為O．6 V，則其功耗為：
由此可見(jiàn)，二分頻并行結(jié)構(gòu)在保持原有電路性能的同時(shí)降低了60％的功耗。
流水線技術(shù)本質(zhì)上也是一種并行。把某一功能模塊分成n個(gè)階段進(jìn)行流水作業(yè)，每個(gè)階段由一個(gè)子模塊來(lái)完成，在子模塊之間插入寄存器，如圖5所示。若工作頻率不變，對(duì)某個(gè)模塊的速度要求僅為原來(lái)的1／n，則工作電壓可以降低為原來(lái)的1／n，電容的變化不大(寄存器面積占的比例很小)，功耗可降低為原來(lái)的1／n2，面積基本不變，但增加了控制的復(fù)雜度。例如，若原模塊的功耗為P=α×C1×V2dd×f，采用流水線技術(shù)，由于增加了寄存器，整個(gè)電容負(fù)載為1．2CL，工作頻率不變，工作電壓降為0．6 V，則其功耗為
：
由此可見(jiàn)，流水線技術(shù)能顯著降低系統(tǒng)功耗。
通過(guò)流水線技術(shù)和并行結(jié)構(gòu)降低功耗的前提是電路工作電壓可變。如果工作電壓固定，則這兩種方法只能提高電路的工作速度，并相應(yīng)地增加了電路的功耗。在深亞微米工藝下，工作電壓已經(jīng)比較接近閾值電壓，為了使工作電壓有足夠的下降空間，應(yīng)該降低闊值電壓；但是隨著閾值電壓的降低，亞閾值電流將呈指數(shù)增長(zhǎng)，靜態(tài)功耗迅速增加。因此，電壓的下降空間有限。
2.4 低功耗單元庫(kù)
設(shè)計(jì)低功耗單元庫(kù)是降低功耗的一個(gè)重要方法，包括調(diào)整單元尺寸、改進(jìn)電路結(jié)構(gòu)和版圖設(shè)計(jì)。用戶可以根據(jù)負(fù)載電容和電路延時(shí)的需要選擇不同尺寸的電路來(lái)實(shí)現(xiàn)，這樣會(huì)導(dǎo)致不同的功耗，因此可以根據(jù)需要設(shè)計(jì)不同尺寸的單元。同時(shí)，為常用的單元選擇低功耗的實(shí)現(xiàn)結(jié)構(gòu)，如觸發(fā)器、鎖存器和數(shù)據(jù)選擇器等。
2.5 低功耗狀態(tài)機(jī)編碼
狀態(tài)機(jī)編碼對(duì)信號(hào)的活動(dòng)性具有重要影響，通過(guò)合理選擇狀態(tài)機(jī)狀態(tài)的編碼方法，減少狀態(tài)切換時(shí)電路的翻轉(zhuǎn)，可以降低狀態(tài)機(jī)的功耗。其原則是：對(duì)于頻繁切換的相鄰狀態(tài)，盡量采用相鄰編碼。例如：Gray碼在任何兩個(gè)連續(xù)的編碼之間只有一位的數(shù)值不同，在設(shè)計(jì)計(jì)數(shù)器時(shí)，使用Gray碼取代二進(jìn)制碼，則計(jì)數(shù)器的改變次數(shù)幾乎減少一半，顯著降低了功耗；在訪問(wèn)相鄰的地址空間時(shí)，其跳變次數(shù)顯著減少，有效地降低了總線功耗。
2.6 Cache的低功耗設(shè)計(jì)
作為現(xiàn)代微處理器中的重要部件，Cache的功耗約占整個(gè)芯片功耗的30％～60％，因此設(shè)計(jì)高性能、低功耗的Cach結(jié)構(gòu)，對(duì)降低微處理器的功耗有明顯作用。Cache低功耗設(shè)計(jì)的關(guān)鍵在于降低失效率，減少不必要的操作。通常用來(lái)降低Cache功耗的方法有以下兩種：一種是從存儲(chǔ)器的結(jié)構(gòu)出發(fā)，設(shè)計(jì)低功耗的存儲(chǔ)器，例如采用基于CAM的Cache結(jié)構(gòu)；另一種是通過(guò)減少對(duì)Cache的訪問(wèn)次數(shù)來(lái)降低功耗。
以上主要是從硬件的角度來(lái)實(shí)現(xiàn)功耗的降低。除了硬件方法，通過(guò)軟件方面的優(yōu)化，也能顯著地降低功耗。例如：在Crusoe處理器中，采用高效的超長(zhǎng)指令(VLIW)、代碼融合(Code Morphing)技術(shù)、LongRun電源管理技術(shù)和RunCooler工作溫度自動(dòng)調(diào)節(jié)等創(chuàng)新技術(shù)，獲得了良好的低功耗效果。
3 微處理器的低功耗設(shè)計(jì)研究展望
功耗是微處理器設(shè)計(jì)長(zhǎng)期面臨的問(wèn)題，分析當(dāng)前的研究狀況，未來(lái)的低功耗微處理器設(shè)計(jì)研究有如下發(fā)展趨勢(shì)：
首先，系統(tǒng)級(jí)的低功耗設(shè)計(jì)研究。抽象層次越高，采用低功耗技術(shù)功耗可降低的比例越大。
其次，面向功耗的軟硬件協(xié)同設(shè)計(jì)。而向功耗的軟硬件協(xié)同設(shè)計(jì)可以獲得功耗優(yōu)化的系統(tǒng)架構(gòu)，再配合有效的功耗管理，可以大大降低最終的功耗。
再次，異步電路的研究。同步電路的時(shí)鐘功耗在整個(gè)系統(tǒng)的功耗中占了相當(dāng)大的比例。異步邏輯無(wú)需全局時(shí)鐘，而是采用握手信號(hào)協(xié)調(diào)模塊問(wèn)的工作，減少了時(shí)鐘驅(qū)動(dòng)和同步電路中很多不必要的翻轉(zhuǎn)，從而有效地降低了功耗。然而，異步電路實(shí)現(xiàn)困難，且缺乏EDA軟件的支持，因而還有待于進(jìn)一步的研究。
4 結(jié)論
本文介紹了低功耗微處理器的研究現(xiàn)狀，討論了幾種常用的微處理器低功耗設(shè)計(jì)技術(shù)，展望了低功耗微處理器設(shè)計(jì)研究的發(fā)展趨勢(shì)。隨著對(duì)高性能和移動(dòng)計(jì)算需求的進(jìn)一步增長(zhǎng)，微處理器的低功耗設(shè)計(jì)研究已經(jīng)成為處理器設(shè)計(jì)的一個(gè)重要研究方向。開(kāi)展微處理器的低功耗研究，對(duì)我國(guó)集成電路產(chǎn)業(yè)的發(fā)展具有重要意義。
下載文檔
