日立公司（Hitachi）和瑞薩科技公司(Renesas)宣布，這兩家公司研制成功低壓嵌入式SRAM技術，這項技術是針對用90 nm工藝和更小工藝尺寸制造的系統(tǒng)級芯片（SoC）技術而研制的。利用這項新的電路技術，在進行寫入操作時， SRAM單元的電源可以處于“浮動”（脫離供電電源）狀態(tài)，并且可以工作在0.8 V。這一進展將有利于克服低電壓運作（由于工藝尺寸的縮小，低電壓運作變得更難）所遇到的障礙，預計它將成為實現(xiàn)信息設備（信息設備在支撐著社會發(fā)展）中系統(tǒng)級芯片高性能、低功率運作的基本技術。
在蜂窩電話這類信息設備中，系統(tǒng)級芯片用于處理多媒體文件，“高速度”和“低功耗”，是對系統(tǒng)級芯片的重要要求。通常，高速度的性能是通過縮小晶體管、降低供電電壓來做到的。但是，在工藝尺寸比90 nm還小時，晶體管性能的變化不再可以忽視，用常規(guī)的方法來提高性能變得很難。對于SRAM電路，尤其是這樣。隨著系統(tǒng)級芯片需要處理的數(shù)據(jù)增多，SRAM的容量也必須增加，結果晶體管之間性能的小小變化都會對性能產生很大影響，所以很難進一步降低供電電壓。所以可以預計，系統(tǒng)級芯片所能達到的低電壓，將受到SRAM電路供電電壓的制約，因此，人們認為，對于使用90 nm工藝和尺寸更小的工藝研制的SRAM，實現(xiàn)低功率的系統(tǒng)級芯片，發(fā)展用于 SRAM的新型低電壓技術是一件重要的課題。
針對這個挑戰(zhàn)，日立公司和瑞薩科技已經研制成功用90 nm工藝及尺寸更小的工藝制造的、用于系統(tǒng)級芯片的嵌入式SRAM的低壓、低功率技術。這項技術的特點如下：
1. 用于低電壓運作的供電電壓浮動寫入技術：
在進行寫入操作時，用于存放數(shù)據(jù)的SRAM的供電電源是處于浮動狀態(tài)（脫離供電電源），形成一種可以很容易地重新把數(shù)據(jù)寫到存儲器單元的狀態(tài)。用這個辦法，寫入操作可以在低電壓的情況下進行，同時可以降低整個SRAM的工作電壓。
2. 用于低功率寫入操作的寫入復制電路：
通常，在分配給寫入操作的整段時間里，所有的寫入電路都是處于工作狀態(tài)，這是為了得到優(yōu)良的寫入性能。這項新技術用一個復制電路來監(jiān)測寫入性能，寫入電路的工作時間是按照寫入性能來改變的。這樣可以減少沒有必要的功耗，同時又不會降低性能。
日立公司和瑞薩科技已經制造成功用作高速緩沖存儲器 (*1) 的SRAM組件樣片，存儲容量為32 kb，以及用作工作存儲器 (*2) 的SRAM組件樣片，存儲容量為512 kb，并且對它們的性能進行了評定。與常規(guī)的 SRAM 組件相比，供電電壓降低了100 μV，新的SRAM模組可以工作在0.8 V的供電電壓。寫入復制電路把它的功耗減少了18 %，耗電方面的性能達到0.76 微瓦/兆赫位。
對于用90 nm工藝及尺寸更小的工藝制造的嵌入式SRAM，在克服低功耗和低電壓運作所遇到的障礙方面，這項電路技術將作出重大的貢獻。
這些結果已經在2005年IEEE國際固體電路會議 （ISSCC 2005）上發(fā)表。2005年IEEE國際固體電路會議于2005年2月6日開始在美國加利褔尼亞州舊金山舉行。
下載文檔
