Renesas研制電壓為0.8 V的嵌入式SRAM技術(shù)

    日立公司（Hitachi）和瑞薩科技公司(Renesas)宣布，這兩家公司研制成功低壓嵌入式SRAM技術(shù)，這項(xiàng)技術(shù)是針對(duì)用90 nm工藝和更小工藝尺寸制造的系統(tǒng)級(jí)芯片（SoC）技術(shù)而研制的。利用這項(xiàng)新的電路技術(shù)，在進(jìn)行寫入操作時(shí)， SRAM單元的電源可以處于“浮動(dòng)”（脫離供電電源）狀態(tài)，并且可以工作在0.8 V。這一進(jìn)展將有利于克服低電壓運(yùn)作（由于工藝尺寸的縮小，低電壓運(yùn)作變得更難）所遇到的障礙，預(yù)計(jì)它將成為實(shí)現(xiàn)信息設(shè)備（信息設(shè)備在支撐著社會(huì)發(fā)展）中系統(tǒng)級(jí)芯片高性能、低功率運(yùn)作的基本技術(shù)。

    在蜂窩電話這類信息設(shè)備中，系統(tǒng)級(jí)芯片用于處理多媒體文件，“高速度”和“低功耗”，是對(duì)系統(tǒng)級(jí)芯片的重要要求。通常，高速度的性能是通過(guò)縮小晶體管、降低供電電壓來(lái)做到的。但是，在工藝尺寸比90 nm還小時(shí)，晶體管性能的變化不再可以忽視，用常規(guī)的方法來(lái)提高性能變得很難。對(duì)于SRAM電路，尤其是這樣。隨著系統(tǒng)級(jí)芯片需要處理的數(shù)據(jù)增多，SRAM的容量也必須增加，結(jié)果晶體管之間性能的小小變化都會(huì)對(duì)性能產(chǎn)生很大影響，所以很難進(jìn)一步降低供電電壓。所以可以預(yù)計(jì)，系統(tǒng)級(jí)芯片所能達(dá)到的低電壓，將受到SRAM電路供電電壓的制約，因此，人們認(rèn)為，對(duì)于使用90 nm工藝和尺寸更小的工藝研制的SRAM，實(shí)現(xiàn)低功率的系統(tǒng)級(jí)芯片，發(fā)展用于 SRAM的新型低電壓技術(shù)是一件重要的課題。

    針對(duì)這個(gè)挑戰(zhàn)，日立公司和瑞薩科技已經(jīng)研制成功用90 nm工藝及尺寸更小的工藝制造的、用于系統(tǒng)級(jí)芯片的嵌入式SRAM的低壓、低功率技術(shù)。這項(xiàng)技術(shù)的特點(diǎn)如下：

1.    用于低電壓運(yùn)作的供電電壓浮動(dòng)寫入技術(shù)： 

在進(jìn)行寫入操作時(shí)，用于存放數(shù)據(jù)的SRAM的供電電源是處于浮動(dòng)狀態(tài)（脫離供電電源），形成一種可以很容易地重新把數(shù)據(jù)寫到存儲(chǔ)器單元的狀態(tài)。用這個(gè)辦法，寫入操作可以在低電壓的情況下進(jìn)行，同時(shí)可以降低整個(gè)SRAM的工作電壓。

2.    用于低功率寫入操作的寫入復(fù)制電路：

通常，在分配給寫入操作的整段時(shí)間里，所有的寫入電路都是處于工作狀態(tài)，這是為了得到優(yōu)良的寫入性能。這項(xiàng)新技術(shù)用一個(gè)復(fù)制電路來(lái)監(jiān)測(cè)寫入性能，寫入電路的工作時(shí)間是按照寫入性能來(lái)改變的。這樣可以減少?zèng)]有必要的功耗，同時(shí)又不會(huì)降低性能。

日立公司和瑞薩科技已經(jīng)制造成功用作高速緩沖存儲(chǔ)器 (*1) 的SRAM組件樣片，存儲(chǔ)容量為32 kb，以及用作工作存儲(chǔ)器 (*2) 的SRAM組件樣片，存儲(chǔ)容量為512 kb，并且對(duì)它們的性能進(jìn)行了評(píng)定。與常規(guī)的 SRAM 組件相比，供電電壓降低了100 μV，新的SRAM模組可以工作在0.8 V的供電電壓。寫入復(fù)制電路把它的功耗減少了18 %，耗電方面的性能達(dá)到0.76 微瓦/兆赫位。

對(duì)于用90 nm工藝及尺寸更小的工藝制造的嵌入式SRAM，在克服低功耗和低電壓運(yùn)作所遇到的障礙方面，這項(xiàng)電路技術(shù)將作出重大的貢獻(xiàn)。

這些結(jié)果已經(jīng)在2005年IEEE國(guó)際固體電路會(huì)議 （ISSCC 2005）上發(fā)表。2005年IEEE國(guó)際固體電路會(huì)議于2005年2月6日開始在美國(guó)加利褔尼亞州舊金山舉行。