瑞薩和日立嵌入式32位RISC內(nèi)核 SH-2A

 瑞薩科技（Renesas Technology）和日立（Hitachi）公司近日宣布開發(fā)32 bit 精簡指令集（RISC）CPU內(nèi)核SH-2A，以用于汽車、工業(yè)和民用的控制設(shè)備。

    SH-2A向上兼容SuperH? RISC微處理器SH-2的CPU內(nèi)核，它主要提高了性能和編碼效率。SH-2A適于實時應(yīng)用并且特別適合單片微控制器及汽車引擎控制系統(tǒng)和民用、工業(yè)產(chǎn)品例如打印機和AC伺服系統(tǒng)的片內(nèi)系統(tǒng)（SoC）。

SH-2A技術(shù)特點如下：

(1)    采用超標(biāo)量體系結(jié)構(gòu)和Harvard架構(gòu)
超標(biāo)量體系結(jié)構(gòu)允許同步處理2條指令，Harvard架構(gòu)使用分開的數(shù)據(jù)和指令總線

(2)    360 MIPS（兆指令每秒）高處理性能（200 MHz工作頻率）
總性能提高3.5倍，而且每MHz單位頻率的處理性能已提高了約1.4倍。換句話說，在同樣的工作頻率上性能提高了40％，而且達到同樣的性能只需更低的頻率就可實現(xiàn)進而降低了系統(tǒng)功耗。

(3)    新的指令集和提高的編碼效率
支持112條指令，包括21個浮點處理單元（FPU）相關(guān)的指令。尋址方式采用32 bit指令。此外，還支持一些提供實時控制性能和編碼效率的指令：位操作指令、更快更簡單的32 bit數(shù)據(jù)分割指令、支持任意移位的移位指令、多存儲和多負(fù)載指令。

(4)    中斷時間的快速應(yīng)用程序切換
當(dāng)一個中斷事件發(fā)生時，SH-2A提供特殊寄存器保存CPU內(nèi)部寄存器信息。這樣中斷事件占用的時鐘周期降低至6個，能更好地進行實時處理控制。

    開發(fā)工具包括一個SH-2A C/C++編譯器，具有實時處理功能E10A-USB和 E200F的仿真器。

    Renesas公司計劃于2004年第三季度之前推出SH-2A最初產(chǎn)品及后續(xù)產(chǎn)品。