• MicroBlaze最小系統(tǒng)搭建及程序固化

    在現(xiàn)代嵌入式系統(tǒng)設(shè)計(jì)中，Xilinx的Vivado工具鏈以其強(qiáng)大的功能和靈活性，成為了FPGA（現(xiàn)場(chǎng)可編程門陣列）開發(fā)的首選平臺(tái)。其中，MicroBlaze作為一款基于FPGA的32位軟核處理器，以其高性能和低功耗的特點(diǎn)，在嵌入式系統(tǒng)設(shè)計(jì)中扮演著重要角色。本文將深入探討如何在Vivado環(huán)境中搭建MicroBlaze最小系統(tǒng)，并實(shí)現(xiàn)程序的固化。

  • 在高速網(wǎng)卡中實(shí)現(xiàn)可編程傳輸協(xié)議

    隨著數(shù)據(jù)中心網(wǎng)絡(luò)需求的不斷提升，尤其是對(duì)數(shù)據(jù)速率和延遲的嚴(yán)格要求，網(wǎng)絡(luò)協(xié)議棧正逐漸從軟件轉(zhuǎn)向硬件實(shí)現(xiàn)。這一轉(zhuǎn)變旨在以低延遲和低CPU利用率實(shí)現(xiàn)100 Gbps甚至更高的數(shù)據(jù)速率。然而，傳統(tǒng)的網(wǎng)絡(luò)接口卡（NIC）中的網(wǎng)絡(luò)協(xié)議棧通常采用硬連線方式，這限制了傳輸協(xié)議的創(chuàng)新和靈活性。為了解決這一問題，本文提出了一種名為Tonic的可編程硬件架構(gòu)，旨在高速網(wǎng)卡中實(shí)現(xiàn)靈活且高效的傳輸協(xié)議。

  • 簡(jiǎn)談FPGA比特流結(jié)構(gòu)

    在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可配置性而得到廣泛應(yīng)用。FPGA的靈活性主要來源于其內(nèi)部配置存儲(chǔ)器，這些配置信息通常以比特流的形式存儲(chǔ)和加載。本文將深入探討FPGA比特流的結(jié)構(gòu)及其在Vivado開發(fā)環(huán)境中的重要性。

  • ISP算法及架構(gòu)分析介紹

    隨著數(shù)字成像技術(shù)的飛速發(fā)展，圖像信號(hào)處理器（ISP, Image Signal Processor）在相機(jī)系統(tǒng)中的作用愈發(fā)重要。ISP主要負(fù)責(zé)對(duì)前端圖像傳感器輸出的信號(hào)進(jìn)行后期處理，以提升圖像質(zhì)量，使其在不同光學(xué)條件下都能較好地還原現(xiàn)場(chǎng)細(xì)節(jié)。本文將深入探討ISP的算法及其架構(gòu)，為讀者提供一個(gè)全面的理解。

  • YoloV3在FPGA上的量化、編譯與推理

    隨著人工智能技術(shù)的快速發(fā)展，目標(biāo)檢測(cè)作為計(jì)算機(jī)視覺領(lǐng)域的重要應(yīng)用，其準(zhǔn)確性和實(shí)時(shí)性要求日益提高。YoloV3（You Only Look Once Version 3）作為一種先進(jìn)的實(shí)時(shí)物體檢測(cè)算法，憑借其高精度和實(shí)時(shí)性能，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出巨大潛力。然而，為了將YoloV3算法部署到資源受限的硬件平臺(tái)上，如FPGA（現(xiàn)場(chǎng)可編程門陣列），需要進(jìn)行一系列的優(yōu)化工作，包括量化、編譯和推理。本文將詳細(xì)介紹YoloV3在FPGA上的量化、編譯與推理過程。

  • 在FPGA上實(shí)現(xiàn)以太網(wǎng)的“低級(jí)”指南

    以太網(wǎng)（Ethernet）作為當(dāng)今局域網(wǎng)采用的最通用的局域網(wǎng)標(biāo)準(zhǔn)，具有成本低、通信速率快、抗干擾性強(qiáng)的特點(diǎn)。它規(guī)定了包括物理層的連線、電子信號(hào)和介質(zhì)訪問控制的內(nèi)容，是組成互聯(lián)網(wǎng)的一個(gè)子集。隨著技術(shù)的發(fā)展，以太網(wǎng)不僅在企業(yè)內(nèi)部網(wǎng)絡(luò)中廣泛應(yīng)用，還逐步向公用電信網(wǎng)、城域網(wǎng)甚至廣域網(wǎng)/骨干網(wǎng)領(lǐng)域拓展。本文將詳細(xì)介紹如何在FPGA（現(xiàn)場(chǎng)可編程門陣列）上實(shí)現(xiàn)以太網(wǎng)，涵蓋基本架構(gòu)、接口與時(shí)序、通信協(xié)議等“低級(jí)”細(xì)節(jié)。

  • 使用FPGA播放SD卡中的音頻文件

    在現(xiàn)代數(shù)字音頻系統(tǒng)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和強(qiáng)大的并行處理能力而被廣泛應(yīng)用。本文將詳細(xì)介紹如何使用FPGA從SD卡中讀取音頻文件并播放的過程，重點(diǎn)涉及硬件選擇、軟件設(shè)計(jì)以及實(shí)現(xiàn)步驟。

  • FPGA啟動(dòng)加載方式——FPGA實(shí)現(xiàn)串口升級(jí)及MultiBoot

    在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。特別是在需要?jiǎng)討B(tài)更新或調(diào)整系統(tǒng)功能的場(chǎng)景中，F(xiàn)PGA的串口升級(jí)和MultiBoot功能顯得尤為重要。本文將深入探討FPGA的啟動(dòng)加載方式，特別是與串口升級(jí)和MultiBoot相關(guān)的內(nèi)容。

  • FPGA技術(shù)之一：DFX實(shí)例精講

    在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。而在FPGA技術(shù)的不斷發(fā)展中，DFX（Dynamic Function eXchange，動(dòng)態(tài)功能交換）作為一項(xiàng)前沿技術(shù)，正在逐步改變硬件設(shè)計(jì)的格局。本文將深入探討DFX技術(shù)，并通過實(shí)例來詳細(xì)解析其工作原理與應(yīng)用。

    嵌入式分享
    2024-10-24
    FPGA DFX

  • 自動(dòng)生成Verilog代碼的幾種創(chuàng)新方法

    在當(dāng)今快速發(fā)展的硬件設(shè)計(jì)領(lǐng)域，自動(dòng)生成Verilog代碼已成為提高設(shè)計(jì)效率和準(zhǔn)確性的重要手段。Verilog作為一種廣泛應(yīng)用的硬件描述語言（HDL），其代碼自動(dòng)生成技術(shù)可以大大縮短產(chǎn)品開發(fā)周期，降低設(shè)計(jì)成本。本文將介紹幾種常用的自動(dòng)生成Verilog代碼的方法，并探討其各自的優(yōu)缺點(diǎn)。

  • ARINC653實(shí)時(shí)任務(wù)可調(diào)度性驗(yàn)證方法：技術(shù)深度解析與實(shí)現(xiàn)

    在現(xiàn)代航空電子系統(tǒng)中，ARINC653標(biāo)準(zhǔn)扮演著至關(guān)重要的角色。它定義了一個(gè)分區(qū)操作系統(tǒng)（Partitioning Operating System, POS）的架構(gòu)，旨在提高系統(tǒng)的模塊化、可靠性和安全性。然而，在綜合模塊化航空電子系統(tǒng)（Integrated Modular Avionics, IMA）中，由于存在周期任務(wù)、非周期任務(wù)以及任務(wù)間的復(fù)雜依賴關(guān)系，傳統(tǒng)方法難以準(zhǔn)確驗(yàn)證其實(shí)時(shí)任務(wù)的可調(diào)度性。本文提出了一種基于Stopwatch時(shí)間自動(dòng)機(jī)的ARINC653實(shí)時(shí)任務(wù)可調(diào)度性驗(yàn)證方法，并結(jié)合統(tǒng)計(jì)模型檢驗(yàn)（Statistical Model Checking, SMC）與符號(hào)模型檢驗(yàn)（Symbolic Model Checking, MC）來驗(yàn)證IMA系統(tǒng)的可調(diào)度性。

  • 從裸機(jī)應(yīng)用程序遷移到RTOS應(yīng)用程序：一場(chǎng)效率與可靠性的革命

    隨著嵌入式系統(tǒng)的發(fā)展，從裸機(jī)應(yīng)用程序遷移到實(shí)時(shí)操作系統(tǒng)（RTOS）已成為提升系統(tǒng)性能、可靠性和可維護(hù)性的重要趨勢(shì)。RTOS為多任務(wù)處理、資源管理和實(shí)時(shí)響應(yīng)提供了強(qiáng)大的支持，使得開發(fā)者能夠構(gòu)建更復(fù)雜、更高效的系統(tǒng)。本文將深入探討從裸機(jī)應(yīng)用程序遷移到RTOS應(yīng)用程序的過程、優(yōu)勢(shì)以及相關(guān)的代碼示例。

  • Zephyr RTOS入門，強(qiáng)大的嵌入式架構(gòu)

    在當(dāng)今的物聯(lián)網(wǎng)（IoT）和嵌入式系統(tǒng)領(lǐng)域，實(shí)時(shí)操作系統(tǒng)（RTOS）扮演著至關(guān)重要的角色。Zephyr RTOS，作為一個(gè)開源、小型、可縮放且多體系架構(gòu)的RTOS，近年來因其高效、靈活和安全的特點(diǎn)，逐漸成為開發(fā)者的首選之一。本文將帶您走進(jìn)Zephyr RTOS的世界，了解其復(fù)雜但強(qiáng)大的特性，并通過一個(gè)簡(jiǎn)單的示例代碼，幫助您快速入門。

  • 在ModelSim中添加Xilinx仿真庫：步驟與技巧

    在現(xiàn)代電子設(shè)計(jì)自動(dòng)化（EDA）工具鏈中，ModelSim作為一款功能強(qiáng)大的仿真軟件，廣泛應(yīng)用于FPGA（現(xiàn)場(chǎng)可編程門陣列）和數(shù)字IC設(shè)計(jì)的驗(yàn)證階段。特別是在與Xilinx FPGA結(jié)合使用時(shí)，ModelSim能夠模擬復(fù)雜的數(shù)字系統(tǒng)，幫助設(shè)計(jì)師在設(shè)計(jì)早期發(fā)現(xiàn)并解決潛在問題。然而，要充分發(fā)揮ModelSim與Xilinx FPGA的協(xié)同作用，關(guān)鍵在于正確添加并配置Xilinx仿真庫。本文將詳細(xì)介紹如何在ModelSim中添加Xilinx仿真庫，并提供一些實(shí)用技巧。

  • PCB設(shè)計(jì)中的過孔：連接與性能的關(guān)鍵

    在現(xiàn)代電子設(shè)備的制造中，印刷電路板（PCB）作為電子元件之間的連接橋梁，扮演著至關(guān)重要的角色。而在PCB設(shè)計(jì)中，過孔（Via）更是不可或缺的元素，它們?cè)诓煌瑢又g傳輸信號(hào)和電源，是實(shí)現(xiàn)電路互連的關(guān)鍵結(jié)構(gòu)。本文將深入探討PCB設(shè)計(jì)中的過孔，包括其定義、類型、作用、設(shè)計(jì)規(guī)則及其對(duì)電路性能的影響。

發(fā)布文章