基于DM642的嵌入式無線視頻監(jiān)控系統(tǒng)硬件設計
[導讀]選用TMS320DM642 作為系統(tǒng)CPU , 并采用最新視頻編碼標準H. 264 壓縮算法, 實現(xiàn)基于CDMA 網(wǎng)絡傳輸?shù)臒o線視頻監(jiān)控和視頻數(shù)據(jù)存儲系統(tǒng)。
摘 要: 選用TMS320DM642 作為系統(tǒng)CPU , 并采用最新視頻編碼標準H. 264 壓縮算法, 實現(xiàn)基于CDMA 網(wǎng)絡傳輸?shù)臒o線視頻監(jiān)控和視頻數(shù)據(jù)存儲系統(tǒng)。文中詳細地描述了系統(tǒng)組成、結構和功能, 對系統(tǒng)各個組成模塊進行了詳細分析和設計, 主要包括視音頻輸入、CDMA 傳輸串口、DE 及USB 通信等模塊, 并針對DM642 高速CPU, 分析了系統(tǒng)設計中應注意的問題。
關鍵詞: TMS320DM642; 嵌入式系統(tǒng); 視頻監(jiān)控; CDMA
無線視頻監(jiān)控系統(tǒng)是公安、交通、水利等行業(yè)的重要裝備, 目前無線視頻傳輸設備主要采用微波方式, 其致命弱點是傳輸距離短, 有障礙物時傳輸距離大為減少, 多年來一直沒有得到很好的解決。隨著運營商在國內(nèi)大部分地區(qū)推出GRPS 和CDMA1x公共無線數(shù)據(jù)網(wǎng)絡, 通過公共無線數(shù)據(jù)網(wǎng)絡傳輸視頻已成為當今研究和應用的熱點, 它能徹底解決微波方式的短距離問題。由于公共無線數(shù)據(jù)網(wǎng)絡的帶寬比較窄且不穩(wěn)定, 采用編碼效率不高的視頻壓縮算法(如H. 263、MPEG-4 等) , 傳輸效果不理想, 無法滿足大多數(shù)監(jiān)控場合的要求。H. 264 是JVT制定的最新視頻壓縮標準 , 比H. 263 和MPEG- 4 在同質量時碼流可低50% , 同時支持無線網(wǎng)絡傳輸, 但其運算復雜度也是H.263 和MPEG- 4 的3-5倍, 因此一般的CPU 系統(tǒng)無法滿足要求。TMS320DM642是TI最新推出的高性能數(shù)字媒體處理器, 指令最高可達4800MIPS, 可以滿足實時H. 264 編碼算法的要求。本文設計了基于TMS320DM642 的嵌入式系統(tǒng), 采用H. 264 視頻編碼算法, 成功的開發(fā)了基于CDMA 傳輸?shù)臒o線視頻監(jiān)控系統(tǒng)。
1 無線視頻監(jiān)控系統(tǒng)構成
1. 1 無線視頻監(jiān)控系統(tǒng)設計需求
本系統(tǒng)要求采用嵌入式視頻發(fā)送終端, 對采集視頻圖像進行實時壓縮并通過CDMA 網(wǎng)絡發(fā)送, 接收端采用PC 機對接收視頻數(shù)據(jù)進行解碼并顯示。對于嵌入式視頻發(fā)送終端有如下需求:
①一路PAL/NTSC 標準模擬視頻輸入, 一路模擬音頻輸入; ②采用CDMA 接入方式將視頻數(shù)據(jù)通過網(wǎng)絡發(fā)送; ③采用CF卡或硬盤對視頻進行本地存儲; ④發(fā)送圖像和保存圖像的尺寸和幀率等參數(shù)可調(diào); ⑤可通過無線網(wǎng)絡進行遠程控制, 并且要求低功耗。
1. 2 系統(tǒng)的總體設計
由于CDMA無線網(wǎng)絡帶寬窄、帶寬波動大, 因此系統(tǒng)中采用H. 264作為視頻壓縮算法。同時本地存儲與CDMA 發(fā)送視頻在圖像尺寸和幀率上不同,需要采用兩個編碼結構分別進行編碼。圖1 顯示了本系統(tǒng)的總體結構框圖, 系統(tǒng)主要包括DM642CPU、視頻輸入、音頻輸入/輸出、硬盤接口、串口和U SB 通信(USB2. 0) 等主要功能模塊,此外還包括實時時鐘(RTC )、顯示和I/O 接口(LCD&I/O )、SDRAM、FLASH 和電源(POWER )模塊。下面將詳細地對各個功能模塊進行一一分析和設計。
圖1 視頻發(fā)送終端系統(tǒng)框圖
2 無線視頻監(jiān)控系統(tǒng)硬件設計
2. 1 TMS320DM642 簡介
TMS320DM642是TI 推出的針對多媒體處理領域應用的高性能數(shù)字媒體處理器。該處理器是專門為視頻與影像市場量身定制的, 特別適用于VOIP 視頻、視頻點播(VOD )、多信道數(shù)字視頻攝錄像應用以及高品質視頻編碼與解碼解決方案。DM642 處理器內(nèi)部集成了TMS320C64X 的DSP內(nèi)核, 在600MHz 運行速度下, 指令可達4800MIPS, 由于其強大的運算能力, 可以實現(xiàn)實時的H. 264 編解碼算法。
DM642 內(nèi)部集成了外部內(nèi)存接口(EMIF) 控制單元, 通過20 根地址線和64 位數(shù)據(jù)總線可直接與外部的SDRAM、FLASH進行連接。本系統(tǒng)中由于采用100MHz 的SDRAM , 考慮到信號完整性,SDRAM 直接與DM642 連接, 而FLA SH 通過總線加以驅動后加以連接。
2. 2 視頻輸入模塊
DM642 具有三個視頻端口, 支持多種分辨率和標準, 如CCIR601、ITU- BT. 656、BT. 1120 等, 每個端口為20bit 位寬, 可以被靈活的配置為一個20/16bit 或兩個10/8bit 通道。同時, 每個端口都可配置為視頻輸入或視頻輸出。本系統(tǒng)中采用VP0與SAA7113H 相連進行視頻輸入采集。
SAA7113H 為9bit 視頻解碼器, 其內(nèi)部有由視頻源選擇、反混疊濾波器和ADC 組成的兩通道模擬預處理電路、增益控制、時鐘發(fā)生電路(CGC)、多標準數(shù)字解碼器、亮度飽和度控制電路等組成。它支持PAL、NATSC 等多種視頻輸入格式, 輸出支持標準的ITU. 656 YUV 4∶2∶2 8bit 格式, 通過I2C 總線進行控制, 只需一個24. 576MHz外部晶振, 采用3. 3V電源、具有小于0. 5W 的功耗。SAA 7113H 與DM642 接口見圖2。
圖2 SAA7113H與DM642 接口
2. 3 音頻輸入輸出(CODEC) 模塊
DM642具有多通道音頻串行端口(McASP) 和兩個多通道有緩存的串口(McBSPs) , 但它們是與視頻端口復用的, 本系統(tǒng)中采用VP1 中的McBSPs1作為與音頻Codec連接的接口。
TLV320AIC23B是TI推出的一款高性能的立體聲音頻Codec 芯片, 內(nèi)置耳機輸出放大器, 支持MIC 和LINEIN 兩種輸入方式(二選一) , 且對輸入和輸出都具有可編程增益調(diào)節(jié)。AIC23B 的模數(shù)轉換(ADCs) 和數(shù)模轉換(DACs) 部件高度集成在芯片內(nèi)部, 采用了先進的Sigma-delta 過采樣技術,可以在8k 到96k 的頻率范圍內(nèi)提供16bit、20bit、24bit 和32bit 的采樣,ADC 和DAC 的輸出信噪比分別可以達到90dB 和100dB。A IC23B 還具有很低的能耗, 回放模式下功率僅為23 mW。A IC23B 與DM642 接口見圖3。
圖3 A IC23B 與DM 642 接口
2. 4 CDMA 無線傳輸串口模塊
本系統(tǒng)中采用Q2358C 串行接口模塊作為CDMA 接入設備, 它支持語音通信、支持中英文短信、雙音多頻功能(DTMF) 等功能。波特率從300 到115, 200 bit/s, 支持上網(wǎng)最高速率153 kb/s, 采用AT 指令集通過RS-232串口進行通信。DM642沒有異步通用串行接口, 需采用擴展異步通信芯片來實現(xiàn)串行通信。
TL16C752B是UART 收發(fā)器, 最高波特率可以達到3Mb/s(使用48MHz 時鐘源時) , 其內(nèi)部具有64byte發(fā)送/接收FIFO , 接收FIFO的啟動和停止可通過軟件編程實現(xiàn), 支持多種波特率、多種串行數(shù)據(jù)格式。DM642與其連接采用EMIF 控制, 地址線A0～A2、數(shù)據(jù)線D0～D7、讀寫控制信號IOR/IOW 與經(jīng)過驅動的總線相連, 而選通信號CSA/CSB 由GAL 產(chǎn)生。TL16C752B與Q 2358C模塊之間通過MAX3243 進行電平轉換連接。圖4 給出一路串行接口連接方式。
圖4 系統(tǒng)串口通信接口
2. 5 DE及USB 通信模塊
本系統(tǒng)中對采集視頻要進行本地數(shù)據(jù)存儲, 采用CF卡或IDE 硬盤來保存數(shù)據(jù), 在通過USB2.0 將保存于CF卡或DE 硬盤中的數(shù)據(jù)在需要時讀出。DM642與DE 接口通過GAL16LV8產(chǎn)生的信號進行控制。TUSB6250 采用內(nèi)嵌8051 內(nèi)核的USB2.0到ATA/ATAPI橋接器, 其完全兼容USB2.0 標準,支持八個可配置終端(四路輸入和四路輸出) 。內(nèi)部集成USB 存儲設備傳輸協(xié)議, 與ATA/ATAPI設備無縫連接。內(nèi)部集成的60MHz8051微處理器指令速度可達30MIPS, 40k byte RAM可靈活的配置為數(shù)據(jù)或代碼RAM , 13個通用I/O 口能進行各種通信和控制使用, 并有I2C接口。在本系統(tǒng)中通過I2C和HPI 總線實現(xiàn)DSP 和TUSB6250 之間的通信。DE及USB 部分接口見圖5。
圖5 DM642與IDE 及USB部分接口
2. 6 電源及其它模塊
DM642 采用雙電源供電, 內(nèi)核電源采用為1. 4V 消耗電流為890 mA; I/O 電源采用3. 3 V 消耗電流為210mA。由于內(nèi)核電源電壓低同時消耗電流較大, 如果采用LDO電源效率較低, 消耗功率將加大,所以在本系統(tǒng)中采用兩個開關電源芯片TPS54310分別產(chǎn)生3. 3 V 和1. 4 V 電源, 電源效率可達90%以上。DM642 提供了16 個通用I/O , 通過這些I/O 實現(xiàn)鍵盤輸入、控制開關量輸入與輸出。DM642 的視頻端口VP3 配置為輸出直接與LCD 連接。另外, 系統(tǒng)中采用DS1338 作為實時時鐘, 提供實時時間信息。
3 系統(tǒng)設計中的注意事項
3. 1 原理圖設計
DM642 內(nèi)部運行頻率是通過外部時鐘輸入經(jīng)內(nèi)部PLL 倍頻后得到, PLL 倍頻可通過CLKMODE1 和CL KMODE2 管腳來選擇x1、x6 或x12, 因此這兩個管腳外部一定要接相應的電阻可調(diào), 以便DM642可在不同速度下運行。DM642 有多種BOOT啟動模式可選, 如果選擇EMIFA 的FLASH 作為啟動時, FLASH 的片選必須接到TCE1上。DM642 可選字節(jié)順序的大/小模式、外設的PC I、HP I、EMAC 模式的選擇是通過復位時LEND IAN、PC I_ EN、PC I_ EEA I、HD5、MAC _EN 管腳的電平?jīng)Q定, 一定要考慮其在復位時電平值做成可調(diào)的。對于仿真器的EMU [1∶0 ]保證已經(jīng)上拉, TRST下拉。另外, 在AARDY 管腳不使用時要保證其為高電平, NMI管腳不使用時要接地,在選擇HPI 模式時要保證HPI控制信號電平正確,同時對其他不使用的輸入管腳進行正確處理。
3. 2 PCB 設計
DM642 作為高性能數(shù)字媒體處理器不僅內(nèi)部具有很高的運行頻率600MHz、720MHz 和1GHz,而且與外部的SDRAM 的總線速度也達到100MHz或133MHz, 如果外部的SDRAM 由于布線原因達不到設計的希望速度, 會降低系統(tǒng)的性能。對于100MHz 以上的信號總線, 存在信號完整性問題。要保證信號的完整采用如下方法, 對于SDRAM 的時鐘線盡量要短, 到兩個SDRAM 的長度盡量相等;FLASH 等其他外設不要直接與數(shù)據(jù)和地址總線連接, 而應通過緩沖芯片(如SN74LVT16245B) 連接;高速總線上要串入小阻值電阻, 阻值大小可通過仿真得到, 同時對線路更加要求進行阻抗限制。DM642 內(nèi)部有PLL,對于PLL外部所接器件要盡可能靠近芯片, 而且必須放在線路板的一面上。對于JTAG 的連線長度不能超過6in, 如果超過6in長要加驅動。本系統(tǒng)中既有模擬部分又有數(shù)字部分, 要注意模擬電源和數(shù)字電源的設計, 盡量減少數(shù)字信號對模擬信號的干擾, 否則對采集的視頻信號會有雪花、條紋, 音頻信號產(chǎn)生噪音等。對視頻、音頻芯片盡量采用單獨的電源芯片供電, 模擬地和數(shù)字地要單點或采用磁珠相連。
4 結束語
依據(jù)以上硬件設計完成基于DM642 的嵌入式無線視頻監(jiān)控系統(tǒng), 該系統(tǒng)以高速DSP為核心,輔以相應的外圍電路, 實現(xiàn)實時H. 264視頻編解碼。目前, 該系統(tǒng)已經(jīng)順利通過調(diào)試, 連續(xù)運行穩(wěn)定, 為公安、交通、水利等行業(yè)的無線視頻監(jiān)控提供切實可行的方案, 具有非常高的應用價值。
關鍵詞: TMS320DM642; 嵌入式系統(tǒng); 視頻監(jiān)控; CDMA
無線視頻監(jiān)控系統(tǒng)是公安、交通、水利等行業(yè)的重要裝備, 目前無線視頻傳輸設備主要采用微波方式, 其致命弱點是傳輸距離短, 有障礙物時傳輸距離大為減少, 多年來一直沒有得到很好的解決。隨著運營商在國內(nèi)大部分地區(qū)推出GRPS 和CDMA1x公共無線數(shù)據(jù)網(wǎng)絡, 通過公共無線數(shù)據(jù)網(wǎng)絡傳輸視頻已成為當今研究和應用的熱點, 它能徹底解決微波方式的短距離問題。由于公共無線數(shù)據(jù)網(wǎng)絡的帶寬比較窄且不穩(wěn)定, 采用編碼效率不高的視頻壓縮算法(如H. 263、MPEG-4 等) , 傳輸效果不理想, 無法滿足大多數(shù)監(jiān)控場合的要求。H. 264 是JVT制定的最新視頻壓縮標準 , 比H. 263 和MPEG- 4 在同質量時碼流可低50% , 同時支持無線網(wǎng)絡傳輸, 但其運算復雜度也是H.263 和MPEG- 4 的3-5倍, 因此一般的CPU 系統(tǒng)無法滿足要求。TMS320DM642是TI最新推出的高性能數(shù)字媒體處理器, 指令最高可達4800MIPS, 可以滿足實時H. 264 編碼算法的要求。本文設計了基于TMS320DM642 的嵌入式系統(tǒng), 采用H. 264 視頻編碼算法, 成功的開發(fā)了基于CDMA 傳輸?shù)臒o線視頻監(jiān)控系統(tǒng)。
1 無線視頻監(jiān)控系統(tǒng)構成
1. 1 無線視頻監(jiān)控系統(tǒng)設計需求
本系統(tǒng)要求采用嵌入式視頻發(fā)送終端, 對采集視頻圖像進行實時壓縮并通過CDMA 網(wǎng)絡發(fā)送, 接收端采用PC 機對接收視頻數(shù)據(jù)進行解碼并顯示。對于嵌入式視頻發(fā)送終端有如下需求:
①一路PAL/NTSC 標準模擬視頻輸入, 一路模擬音頻輸入; ②采用CDMA 接入方式將視頻數(shù)據(jù)通過網(wǎng)絡發(fā)送; ③采用CF卡或硬盤對視頻進行本地存儲; ④發(fā)送圖像和保存圖像的尺寸和幀率等參數(shù)可調(diào); ⑤可通過無線網(wǎng)絡進行遠程控制, 并且要求低功耗。
1. 2 系統(tǒng)的總體設計
由于CDMA無線網(wǎng)絡帶寬窄、帶寬波動大, 因此系統(tǒng)中采用H. 264作為視頻壓縮算法。同時本地存儲與CDMA 發(fā)送視頻在圖像尺寸和幀率上不同,需要采用兩個編碼結構分別進行編碼。圖1 顯示了本系統(tǒng)的總體結構框圖, 系統(tǒng)主要包括DM642CPU、視頻輸入、音頻輸入/輸出、硬盤接口、串口和U SB 通信(USB2. 0) 等主要功能模塊,此外還包括實時時鐘(RTC )、顯示和I/O 接口(LCD&I/O )、SDRAM、FLASH 和電源(POWER )模塊。下面將詳細地對各個功能模塊進行一一分析和設計。
圖1 視頻發(fā)送終端系統(tǒng)框圖
2 無線視頻監(jiān)控系統(tǒng)硬件設計
2. 1 TMS320DM642 簡介
TMS320DM642是TI 推出的針對多媒體處理領域應用的高性能數(shù)字媒體處理器。該處理器是專門為視頻與影像市場量身定制的, 特別適用于VOIP 視頻、視頻點播(VOD )、多信道數(shù)字視頻攝錄像應用以及高品質視頻編碼與解碼解決方案。DM642 處理器內(nèi)部集成了TMS320C64X 的DSP內(nèi)核, 在600MHz 運行速度下, 指令可達4800MIPS, 由于其強大的運算能力, 可以實現(xiàn)實時的H. 264 編解碼算法。
DM642 內(nèi)部集成了外部內(nèi)存接口(EMIF) 控制單元, 通過20 根地址線和64 位數(shù)據(jù)總線可直接與外部的SDRAM、FLASH進行連接。本系統(tǒng)中由于采用100MHz 的SDRAM , 考慮到信號完整性,SDRAM 直接與DM642 連接, 而FLA SH 通過總線加以驅動后加以連接。
2. 2 視頻輸入模塊
DM642 具有三個視頻端口, 支持多種分辨率和標準, 如CCIR601、ITU- BT. 656、BT. 1120 等, 每個端口為20bit 位寬, 可以被靈活的配置為一個20/16bit 或兩個10/8bit 通道。同時, 每個端口都可配置為視頻輸入或視頻輸出。本系統(tǒng)中采用VP0與SAA7113H 相連進行視頻輸入采集。
SAA7113H 為9bit 視頻解碼器, 其內(nèi)部有由視頻源選擇、反混疊濾波器和ADC 組成的兩通道模擬預處理電路、增益控制、時鐘發(fā)生電路(CGC)、多標準數(shù)字解碼器、亮度飽和度控制電路等組成。它支持PAL、NATSC 等多種視頻輸入格式, 輸出支持標準的ITU. 656 YUV 4∶2∶2 8bit 格式, 通過I2C 總線進行控制, 只需一個24. 576MHz外部晶振, 采用3. 3V電源、具有小于0. 5W 的功耗。SAA 7113H 與DM642 接口見圖2。
圖2 SAA7113H與DM642 接口
2. 3 音頻輸入輸出(CODEC) 模塊
DM642具有多通道音頻串行端口(McASP) 和兩個多通道有緩存的串口(McBSPs) , 但它們是與視頻端口復用的, 本系統(tǒng)中采用VP1 中的McBSPs1作為與音頻Codec連接的接口。
TLV320AIC23B是TI推出的一款高性能的立體聲音頻Codec 芯片, 內(nèi)置耳機輸出放大器, 支持MIC 和LINEIN 兩種輸入方式(二選一) , 且對輸入和輸出都具有可編程增益調(diào)節(jié)。AIC23B 的模數(shù)轉換(ADCs) 和數(shù)模轉換(DACs) 部件高度集成在芯片內(nèi)部, 采用了先進的Sigma-delta 過采樣技術,可以在8k 到96k 的頻率范圍內(nèi)提供16bit、20bit、24bit 和32bit 的采樣,ADC 和DAC 的輸出信噪比分別可以達到90dB 和100dB。A IC23B 還具有很低的能耗, 回放模式下功率僅為23 mW。A IC23B 與DM642 接口見圖3。
圖3 A IC23B 與DM 642 接口
2. 4 CDMA 無線傳輸串口模塊
本系統(tǒng)中采用Q2358C 串行接口模塊作為CDMA 接入設備, 它支持語音通信、支持中英文短信、雙音多頻功能(DTMF) 等功能。波特率從300 到115, 200 bit/s, 支持上網(wǎng)最高速率153 kb/s, 采用AT 指令集通過RS-232串口進行通信。DM642沒有異步通用串行接口, 需采用擴展異步通信芯片來實現(xiàn)串行通信。
TL16C752B是UART 收發(fā)器, 最高波特率可以達到3Mb/s(使用48MHz 時鐘源時) , 其內(nèi)部具有64byte發(fā)送/接收FIFO , 接收FIFO的啟動和停止可通過軟件編程實現(xiàn), 支持多種波特率、多種串行數(shù)據(jù)格式。DM642與其連接采用EMIF 控制, 地址線A0～A2、數(shù)據(jù)線D0～D7、讀寫控制信號IOR/IOW 與經(jīng)過驅動的總線相連, 而選通信號CSA/CSB 由GAL 產(chǎn)生。TL16C752B與Q 2358C模塊之間通過MAX3243 進行電平轉換連接。圖4 給出一路串行接口連接方式。
圖4 系統(tǒng)串口通信接口
2. 5 DE及USB 通信模塊
本系統(tǒng)中對采集視頻要進行本地數(shù)據(jù)存儲, 采用CF卡或IDE 硬盤來保存數(shù)據(jù), 在通過USB2.0 將保存于CF卡或DE 硬盤中的數(shù)據(jù)在需要時讀出。DM642與DE 接口通過GAL16LV8產(chǎn)生的信號進行控制。TUSB6250 采用內(nèi)嵌8051 內(nèi)核的USB2.0到ATA/ATAPI橋接器, 其完全兼容USB2.0 標準,支持八個可配置終端(四路輸入和四路輸出) 。內(nèi)部集成USB 存儲設備傳輸協(xié)議, 與ATA/ATAPI設備無縫連接。內(nèi)部集成的60MHz8051微處理器指令速度可達30MIPS, 40k byte RAM可靈活的配置為數(shù)據(jù)或代碼RAM , 13個通用I/O 口能進行各種通信和控制使用, 并有I2C接口。在本系統(tǒng)中通過I2C和HPI 總線實現(xiàn)DSP 和TUSB6250 之間的通信。DE及USB 部分接口見圖5。
圖5 DM642與IDE 及USB部分接口
2. 6 電源及其它模塊
DM642 采用雙電源供電, 內(nèi)核電源采用為1. 4V 消耗電流為890 mA; I/O 電源采用3. 3 V 消耗電流為210mA。由于內(nèi)核電源電壓低同時消耗電流較大, 如果采用LDO電源效率較低, 消耗功率將加大,所以在本系統(tǒng)中采用兩個開關電源芯片TPS54310分別產(chǎn)生3. 3 V 和1. 4 V 電源, 電源效率可達90%以上。DM642 提供了16 個通用I/O , 通過這些I/O 實現(xiàn)鍵盤輸入、控制開關量輸入與輸出。DM642 的視頻端口VP3 配置為輸出直接與LCD 連接。另外, 系統(tǒng)中采用DS1338 作為實時時鐘, 提供實時時間信息。
3 系統(tǒng)設計中的注意事項
3. 1 原理圖設計
DM642 內(nèi)部運行頻率是通過外部時鐘輸入經(jīng)內(nèi)部PLL 倍頻后得到, PLL 倍頻可通過CLKMODE1 和CL KMODE2 管腳來選擇x1、x6 或x12, 因此這兩個管腳外部一定要接相應的電阻可調(diào), 以便DM642可在不同速度下運行。DM642 有多種BOOT啟動模式可選, 如果選擇EMIFA 的FLASH 作為啟動時, FLASH 的片選必須接到TCE1上。DM642 可選字節(jié)順序的大/小模式、外設的PC I、HP I、EMAC 模式的選擇是通過復位時LEND IAN、PC I_ EN、PC I_ EEA I、HD5、MAC _EN 管腳的電平?jīng)Q定, 一定要考慮其在復位時電平值做成可調(diào)的。對于仿真器的EMU [1∶0 ]保證已經(jīng)上拉, TRST下拉。另外, 在AARDY 管腳不使用時要保證其為高電平, NMI管腳不使用時要接地,在選擇HPI 模式時要保證HPI控制信號電平正確,同時對其他不使用的輸入管腳進行正確處理。
3. 2 PCB 設計
DM642 作為高性能數(shù)字媒體處理器不僅內(nèi)部具有很高的運行頻率600MHz、720MHz 和1GHz,而且與外部的SDRAM 的總線速度也達到100MHz或133MHz, 如果外部的SDRAM 由于布線原因達不到設計的希望速度, 會降低系統(tǒng)的性能。對于100MHz 以上的信號總線, 存在信號完整性問題。要保證信號的完整采用如下方法, 對于SDRAM 的時鐘線盡量要短, 到兩個SDRAM 的長度盡量相等;FLASH 等其他外設不要直接與數(shù)據(jù)和地址總線連接, 而應通過緩沖芯片(如SN74LVT16245B) 連接;高速總線上要串入小阻值電阻, 阻值大小可通過仿真得到, 同時對線路更加要求進行阻抗限制。DM642 內(nèi)部有PLL,對于PLL外部所接器件要盡可能靠近芯片, 而且必須放在線路板的一面上。對于JTAG 的連線長度不能超過6in, 如果超過6in長要加驅動。本系統(tǒng)中既有模擬部分又有數(shù)字部分, 要注意模擬電源和數(shù)字電源的設計, 盡量減少數(shù)字信號對模擬信號的干擾, 否則對采集的視頻信號會有雪花、條紋, 音頻信號產(chǎn)生噪音等。對視頻、音頻芯片盡量采用單獨的電源芯片供電, 模擬地和數(shù)字地要單點或采用磁珠相連。
4 結束語
依據(jù)以上硬件設計完成基于DM642 的嵌入式無線視頻監(jiān)控系統(tǒng), 該系統(tǒng)以高速DSP為核心,輔以相應的外圍電路, 實現(xiàn)實時H. 264視頻編解碼。目前, 該系統(tǒng)已經(jīng)順利通過調(diào)試, 連續(xù)運行穩(wěn)定, 為公安、交通、水利等行業(yè)的無線視頻監(jiān)控提供切實可行的方案, 具有非常高的應用價值。
下載文檔
