高性能片內集成CMOS線性穩(wěn)壓器設計

0 引言
    電源管理技術近幾年已大量應用于便攜式和手提電源中。電源管理系統(tǒng)包括線性穩(wěn)壓器、開關穩(wěn)壓器和控制邏輯等子系統(tǒng)。本文主要針對低壓差線性穩(wěn)壓器進行研究。低壓差線性穩(wěn)壓器是電源管理系統(tǒng)中的一個基本部分，用以提供穩(wěn)定的電壓源。它們屬于改進效率的線性穩(wěn)壓器。通過采用共漏功率管來替代常規(guī)線性穩(wěn)壓器的共源功率管，并以此來降低最小電壓降，改善電源效率。由于功率管上的較小壓降降低了功率消耗，從而使得低壓降線性穩(wěn)壓器在低電壓、片內集成的電源管理系統(tǒng)中廣泛應用。
    要滿足常規(guī)線性穩(wěn)壓器的穩(wěn)定性要求，通常需要一個微法量級的片外電容。而較大的微法級電容在現今設計工藝下還不能實現，因此，每個線性穩(wěn)壓源都需要一個板級片外電容。為了解決這個問題，本文提出了一種無片外電容的線性穩(wěn)壓源方案。該設計移除了大的片外電容，同時在各種工作條件下都能保證系統(tǒng)的穩(wěn)定性。除去了大的片外電容不僅被降低板級封裝成本，同時也可降低整個設計的成本，還有利于片內集成的設計。

1 電路原理
    由于本電源轉換器無片外電容，因此設計有兩個主要難題：一是過沖電壓的瞬態(tài)響應，二是轉換器的穩(wěn)定性問題。為了解決這些問題，本文采用偽密勒電容來提高多級運放的穩(wěn)定性。
1．1 瞬態(tài)響應補償
    在無片外電容電壓轉換器里，小的片內輸出負載電容Cout就不能作為主極點，因而必須外推到高頻極點。因此，主極點必須在差分運放環(huán)路中，同時瞬態(tài)響應信號必須通過環(huán)路的主極點。圖1所示是線性穩(wěn)壓器和電路結構。圖中，主極點的等效輸入電容為CG(≈CGS+ApassCGD+C1)，差分運放的輸出阻抗R可使電流轉化為電壓。當輸出電流產生階躍時，只有在經過一定的延遲時間tp之后，柵電壓Vg足夠接近它的穩(wěn)態(tài)電壓時，功率管才能提供所需的電流。差分運放的寄生極點必須外推到高頻(這樣可以降低這些極點對于時延的影響)，線性穩(wěn)壓源的速度主要決定于gmerror/CG所影響的傳播延遲時間tp，其中，gmerror是差分運放輸人的小信號跨導。由于環(huán)路帶寬的限制，由差分運放反饋的環(huán)路不能很快的驅動功率管的柵級，因此，設計時需要一個環(huán)路來加速功率管柵級電流的注入。

    圖1中的微分器是一個輔助的快通路，可以作為補償電路而成為本線性穩(wěn)壓源的核心組成部分。微分器不僅可提供一個快速瞬態(tài)檢測通路，而且還可作為交流穩(wěn)定性補償。實際上，可以簡單地把耦合網絡理解為一個單位增益電流緩沖器。Cf感應的輸出電壓變化可轉化為電流信號if，然后通過耦合網絡注入到功率管的柵電容。補償電路分離極點，類似于常規(guī)的密勒補償結構，也可以改善環(huán)路的速度。假設負載階躍電流為△ILOAD，那么，它將產生一個輸出電壓紋波△VOUT，同時Cf流過的電流對Cg進行沖放電，從而改變MP管的漏電流來補償△ILOAD，并最終使Vout回到其穩(wěn)定點。減小輸出紋波所需耦合電容的數值可以通過分析圖1中的電路得到。假設流過Rf1和Rf2的電流忽略不計，那么功率管柵電壓的變化所對應的補償電流為：

   
    對于一個電流幅度為0～50 mA，最大輸出紋波電壓為100 mV的線性穩(wěn)壓器來說，假設Gmp=50 mA／V，CG=5 pF，補償電容Cf為10CG=50 pF；那么，耦合電容的取值就必須保證在無負載或者最小Gmp時都能保持最小的輸出紋波。因此，負載瞬態(tài)工作電流從低到高變化時，需要更多的耦合電容。
    很明顯，所需的耦合電容太大不利于片內集成。所以，需要一種減小Cf大小并保持有效耦合電容的技術。為了分析電路，圖2給出了一個簡單的開環(huán)等效電路圖。如果電阻的阻抗相比于電容要小的話，那么流過電容的電流通過電阻RZ將轉化為電壓，然后通過Gmf再轉化為電流。由偽微分電路構成的輔助電路可通過以下方式來提高有效補償電容：
   
    在上述表達式中，假設寄生極點1／RzCf位于高頻范圍。Gmf的作用將體現在兩個方面：第一是Cf可以通過GmfRz來減小其數量級，第二是可消除Cf容所引起的前饋通路的影響。[!--empirenews.page--]
1．2 交流穩(wěn)定性分析
    傳輸函數可以通過圖2(b)得到。將差分器的寄生極點1／RzCf外推到環(huán)路單位增益帶寬外，同時忽略其影響，并假設米勒電容CG=Cgs+Apass-CGD，然后利用標準電路分析模型，即可得到開環(huán)傳輸函數為：

    上述等式描述了微分器的理想效果和準米勒補償。通過假設CfRzGmfR1GmpRout>>CoutRout1+CGR1，可以簡化零極點的位置。從而得到：

        正如我們所希望的，差分器可以分離功率管的輸入極點和輸出極點，但它并不引入右半平面的零點。而高頻耦合回路增益GmfRz則可保證兩個極點足夠遠并使得線性穩(wěn)壓源的工作穩(wěn)定。
    圖3所示是一個完整的小信號電路模型，該模型將差分器修改為晶體管模型應用。它增加了一個二級差分運放級GmE。補償電路由微分器(Cf，Rf和Gmf1)和附加跨倒運放Gmf2來增加反饋增益，從而得到更大的等效電容Cf,eff(≈Gmf2RfCf)。這個反饋環(huán)路中還包括反饋電阻Rf1、Rf2及其寄生效應。但是，微分器在Vx和Vr點分別引入了寄生極點ωPD1和ωPD2，從而影響了整個環(huán)路的交流穩(wěn)定性，所以，設計時應外推這兩個寄生極點，以使系統(tǒng)環(huán)路保持穩(wěn)定。

    分析復雜電路的零極點時，可先確定主極點為功率管柵極點Vg，其在很低的頻率下。次極點為輸出節(jié)點Vout。其它的寄生零極點包括微分器引入的極點和功率管Cgd引入的零點等。把這些零極點外推到環(huán)路帶寬5~10倍頻以外，可以得到較好的相位裕度。

2 晶體管級電路設計
    晶體管級電路如圖4所示。圖中，三級電流鏡運算跨導放大器M0-M3和ME構成差分運放。

    三級米勒電流跨導運算放大器的內部節(jié)點為低阻抗，從而將各寄生極點高于環(huán)路單位增益帶寬的部分外推到高頻范圍。將差分運放的寄生極點外推到環(huán)路帶寬3倍以上的頻率范圍，可以降低寄生極點對穩(wěn)壓器的性能影響。微分器可以補償負載輸出的瞬態(tài)響應，其反饋輸入結點為Mgmfl，是微分轉化器的第一級運放，也是非常關鍵的結點。一般需要足夠的增益來驅動微分電容，以把產生的極點ωPD1和ωPD2外推到更高的頻率，但是也會產生很小的寄生電容。因此，在瞬態(tài)響應和環(huán)路穩(wěn)定性上的折衷是一個相當困難問題。Rf可在輸出電流瞬態(tài)變化時，把流過電容Cf的電流轉化為電壓，并對Mf1和Mf2管進行直流偏置，另外還可降低微分器的輸入阻抗，從而外推其相關極點ωPD1至環(huán)路增益帶寬之外。微分轉化器可通過晶體管Mf2和M4與差分運放結合起來。以便通過增加補償電容Cf3來提高交流穩(wěn)定性，利用Cf3的米勒效應可以把微分器的輸入極點外推的更高頻率范圍。[!--empirenews.page--]
    設計可從輸出壓降VDROP和最大負載電流開始，并由此定義功率管的參數，再定義微分器參數，然后確定差分運放的參數，最后選擇補償電容Cf3。圖5給出了三種負載條件下的電路Spice仿真結果，在溫度-25度到75度范圍內，無偏外電容線性穩(wěn)壓器的環(huán)路增益帶寬大于1MHz條件下，其相位裕度可超過50度。而對于較小的負載電容．環(huán)路的單位增益帶寬與電路的穩(wěn)定性都將得到提高。

3 仿真結果分析
    整個LDO的設計可采用SMIC 0．13μm CMOS工藝實現。面積為0．22 mm2，靜態(tài)電流為300μA，片內電容為100 pF，版圖的大部分面積為片內電容和功率管。在負載瞬態(tài)電流從0～50 mA變化，且電流上升下降時間為1 μs的條件下，就會出現圖6所示的仿真結果。

    由圖6可見，當負載電流從0～50 mA瞬態(tài)變化時，輸出電壓紋波分別為84 mV和59mV，鎖定時間大約為4μs。當負載電流從10~50 mA瞬態(tài)變化時，輸出紋波小于20 mV。穩(wěn)壓器的開啟時間小于1O μs。而在負載為電流為10 mA，電源上加輸入正弦信號時，其線性穩(wěn)壓器的電源抑制比(PSRR)為100 kHz頻率下為－50 dB，在1 kHz頻率下為－53 dB。

4 結束語
    仿真結果表明，本文所提的無片外電容線性穩(wěn)壓器在犧牲了一部分靜態(tài)功耗的情況下，可在同類產品中表現出良好的瞬態(tài)響應和穩(wěn)定性，且其片內電容可以隨著負載電容的增大而減小。因此，在保證環(huán)路穩(wěn)定性的條件下，負載電容可以在一個較大范圍內變化。本文所提出的無片外電容線性穩(wěn)壓器可以簡化和降低測試板和封裝的設計與成本。故可廣泛應用于片上系統(tǒng)的設計。