一種全集成型CMOS LDO線性穩(wěn)壓器設(shè)計(jì)

摘要：設(shè)計(jì)了一種基于0．25 μm CMOS工藝的低功耗片內(nèi)全集成型LDO線性穩(wěn)壓電路。電路采用由電阻電容反饋網(wǎng)絡(luò)在LDO輸出端引入零點(diǎn)，補(bǔ)償誤差放大器輸出極點(diǎn)的方法，避免了為補(bǔ)償LDO輸出極點(diǎn)，而需要大電容或復(fù)雜補(bǔ)償電路的要求。該方法電路結(jié)構(gòu)簡單，芯片占用面積小，無需片外電容。Spectre仿真結(jié)果表明：工作電壓為2．5 V，電路在較寬的頻率范圍內(nèi)，電源抑制比約為78 dB，負(fù)戢電流由1 mA到滿載100 mA變化時(shí)，相位裕度大于40°，LDO和帶隙電壓源的總靜態(tài)電流為390μA。
關(guān)鍵詞：線性穩(wěn)壓電路；頻率補(bǔ)償；頻率穩(wěn)定性；瞬態(tài)響應(yīng)

0 引言
    隨著便攜式電子設(shè)備的廣泛使用，系統(tǒng)集成度越來越高。對于數(shù)／?；旌系钠舷到y(tǒng)中，數(shù)字電路對模擬電路的干擾加大，因此模擬電路與數(shù)字電路需要施加獨(dú)立電源，以減小數(shù)／?；旌蠋淼南嗷ジ蓴_以及動態(tài)調(diào)整功耗。全集成型LDO線性穩(wěn)壓器可以用來為系統(tǒng)中各子模塊單獨(dú)供電，具有抑制電源噪聲，減小干擾，同時(shí)消除鍵合線電感引入的瞬態(tài)脈沖的優(yōu)點(diǎn)，此外還可以減小片外器件和芯片引腳，所以全集成型LDO線性穩(wěn)壓器成為片上系統(tǒng)(SoC)型集成電路中不可或缺的模塊。由于LDO的負(fù)載電流變化大，且調(diào)整管尺寸較大，為滿足LDO的穩(wěn)定性要求，必須對LDO進(jìn)行頻率補(bǔ)償。傳統(tǒng)方法是利用負(fù)載電容的ESR進(jìn)行補(bǔ)償，但是，全集成型LDO不允許使用片外電容，因此設(shè)計(jì)一個(gè)不需片外電容，穩(wěn)定，響應(yīng)速度快的LDO是面臨的主要挑戰(zhàn)。

1 LDO原理與頻率補(bǔ)償
    LDO線性穩(wěn)壓器的傳統(tǒng)電路結(jié)構(gòu)如圖1所示，由誤差放大器，緩沖器，調(diào)整管M0，分壓電阻RF1，RF2，以及片外濾波電容C0和其寄生的等效串聯(lián)電阻RESR組成。片外電容C0和RESR組成的零點(diǎn)用來抵消LDO中第2個(gè)極點(diǎn)，從而達(dá)到環(huán)路穩(wěn)定。當(dāng)沒有片外電容補(bǔ)償時(shí)，由于輸出負(fù)載電流變化大，LDO的輸出極點(diǎn)變化大，環(huán)路穩(wěn)定性設(shè)計(jì)變得困難。Leung提出了衰減系數(shù)控制頻率補(bǔ)償法(Damping Factor Control Compen-sation，DFC)和引入零點(diǎn)補(bǔ)償，在穩(wěn)定性，響應(yīng)時(shí)間方面具有較好的特性。Milliken采用在調(diào)整管的輸入端和輸出端之間加入一個(gè)微分器，將調(diào)整管輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)的2個(gè)極點(diǎn)分離，從而在只使用片內(nèi)電容時(shí)依然保持穩(wěn)定。Kwok使用動態(tài)密勒電容補(bǔ)償技術(shù)，通過串聯(lián)一個(gè)在線性區(qū)工作的PMOS管作為動態(tài)可調(diào)電阻，在誤差放大器的輸出端引入一個(gè)動態(tài)零點(diǎn)抵消LDO的輸出極點(diǎn)，實(shí)現(xiàn)系統(tǒng)穩(wěn)定。本文中則采用在負(fù)載端引入零點(diǎn)，補(bǔ)償誤差放大器輸出極點(diǎn)的方法，避免了為補(bǔ)償LDO輸出極點(diǎn)，而需要大電容和動態(tài)調(diào)整電阻的要求，且減小了需要的補(bǔ)償電容值，降低了芯片面積。

2 電路設(shè)計(jì)
    圖2為所設(shè)計(jì)的LDO線性穩(wěn)壓器電路，誤差放大器為折疊式共源共柵結(jié)構(gòu)，由M1～M14組成，M0為輸出調(diào)整管，反饋網(wǎng)絡(luò)由RF1，RF2和CF1組成，電容Cc為誤差放大器的補(bǔ)償電容。
    圖2中電阻電容反饋網(wǎng)絡(luò)的傳輸函數(shù)為：
   [!--empirenews.page--]
    這種反饋網(wǎng)絡(luò)產(chǎn)生了一個(gè)零點(diǎn)zf和一個(gè)較高的極點(diǎn)pf，設(shè)置極點(diǎn)pf大于單位增益頻率，即RF2／／RF1>1／(CF1·pf)。
    不施加片外電容時(shí)，LDO的傳輸函數(shù)為：
   
    式中：Ca，roa為分別誤差放大器輸出a端的寄生電容和輸出電阻；gp0，rp0分別為調(diào)整管M0的跨導(dǎo)和小信號輸出電阻；Aamp為誤差放大器的增益。由式(7)增益L0隨著負(fù)載電流增大而降低，而極點(diǎn)p1隨負(fù)載電流增大而升高，極點(diǎn)p2基本保持不變，對于不施加片外電容，其等效串聯(lián)電阻RESR所提供的零點(diǎn)不存在，在輸出負(fù)載電流IOUT=0時(shí)，調(diào)整管輸出電阻rp0最大，gmp0最小，故小負(fù)載電流時(shí)，環(huán)路穩(wěn)定性變差。為滿足LDO穩(wěn)定性要求，IOUT必須有一個(gè)最小輸出電流，以保證M0的輸出極點(diǎn)P1不會太低。為保證極點(diǎn)P2和零點(diǎn)zf相近而抵消，須適當(dāng)減小調(diào)整管M0尺寸。在本應(yīng)用中，LDO輸入電壓為2．5 V，用于為1．2 V核心電路供電，調(diào)整管M0的VDS=1．3 V，所以M0可以取較小尺寸。

    本設(shè)計(jì)采用了一階溫度補(bǔ)償帶隙基準(zhǔn)電壓源，圖4所示為帶隙基準(zhǔn)電壓源的核心電路，這里采用了典型的一階溫度補(bǔ)償電流模結(jié)構(gòu)。其中M1，M2和M3寬長比相同，R1=R2，A0為誤差放大器，誤差放大器的同相端接Va端，反相端接Vb端。為了保證電路的穩(wěn)定性，必須保證電路中由M1，Q1和R1組成的正反饋網(wǎng)絡(luò)的反饋系數(shù)小于M2，R2，Q0和R0組成的負(fù)反饋網(wǎng)絡(luò)的反饋系數(shù)，即要求：
   
  運(yùn)算放大器A0使Va，Vb兩點(diǎn)電壓相等，忽略電阻的溫度系數(shù)，電流I0為PTAT電流，I1為CTAT電流。通過選擇，可以得到-40～+85℃范圍內(nèi)溫度系數(shù)小于4．76ppm／℃。[!--empirenews.page--]

3 仿真驗(yàn)證
    該電路采用SMIC 0．25μm CMOS工藝實(shí)現(xiàn)，輸入電源電壓為2．5 V，輸出電壓為1．2 V，作為芯片模擬部分的電源。LDO的環(huán)路穩(wěn)定性采用Spectre stb仿真，結(jié)果如圖5所示，負(fù)載電流從1 mA變化到100 mA，整個(gè)系統(tǒng)相位裕度均在40°以上，系統(tǒng)穩(wěn)定。圖6為負(fù)載電流從1 mA到100 mA轉(zhuǎn)換時(shí)，輸出電壓和輸出電流瞬態(tài)響應(yīng)曲線。從圖中可以看出，瞬態(tài)響應(yīng)過沖小于20 mV，無振鈴現(xiàn)象產(chǎn)生。圖6為仿真的電源電壓抑制比(PSRR)。低頻時(shí)PSRR好于75 dB。整個(gè)LDO包括基準(zhǔn)電壓源共消耗靜態(tài)電流390 μA。

4 結(jié)語
    本文設(shè)計(jì)了一種全集成型LDO線性穩(wěn)壓器，采用一種簡單的頻率補(bǔ)償電路，通過輸出反饋電路引入零點(diǎn)，抵消了LDO產(chǎn)生第二個(gè)極點(diǎn)，獲得較好的穩(wěn)定性。此方法結(jié)構(gòu)簡單、不損失環(huán)路開環(huán)增益、帶寬高，而且所需要的補(bǔ)償電容小，節(jié)省芯片面積和輸出引腳。