具有排序及跟蹤功能的LDO

主要特點(diǎn)

MIC68200是一種低壓差線性穩(wěn)壓器IC。該IC主要特點(diǎn)：有輸出固定電壓（1.2V、1.5V、1.8V等固定電壓）及輸出電壓可設(shè)定的品種；多個(gè)MIC68200可組成主、從電源系統(tǒng)，實(shí)現(xiàn)主、從電源輸出電壓的排序及跟蹤的要求；輸入電壓范圍1.65～5.5V；輸出可設(shè)定的電壓范圍0.5～5.0V；輸出固定電壓的電壓精度典型值為±1.0%（最大值為±2%）；可輸出最大峰值電流為2A，連續(xù)輸出電流可達(dá)1A，以滿足上電時(shí)高電流的要求；低壓差，輸出1A時(shí)的典型壓差值為500mA；有關(guān)閉電源控制，在關(guān)閉狀態(tài)時(shí)耗電0.01μA（典型值）；有較好的電壓調(diào)整率及負(fù)載調(diào)整率；內(nèi)部有過(guò)熱關(guān)閉及過(guò)流限制保護(hù)；小尺寸薄型10引腳MLF封裝（0.85mm×3 mm×3 mm）；工作結(jié)溫范圍-40℃～+125℃。

圖1

引腳排列及功能

MIC68200的引腳排列如圖1所示，各引腳功能如表1所示

主要參數(shù)

MIC68200的主要參數(shù)：輸入電壓范圍1.65～5.5V；EN端輸入電壓范圍0～V _IN（EN高電平電壓大于1.0V），關(guān)閉電源時(shí)EN為低電平（電壓小于0.2V），斜坡控制電壓V _RC=0～5.5V；輸出電壓精度在±2%內(nèi)（典型值為±1%）；輸出電壓負(fù)載調(diào)整率0.3%（典型值），電壓調(diào)整率0.06%（典型值）；壓差500mV/A（最大值）；地電流在輸出1A時(shí)的典型值 為15mA，關(guān)閉電源時(shí)耗電典型值為 0.01μA；內(nèi)部電流限制為3.4A；POR端輸出低電平時(shí)是輸入欠壓狀態(tài)，低電平電壓為60mV(典型值)；輸出電壓在上電時(shí)比正常電壓低10%之內(nèi)（上升），關(guān)斷時(shí)，比正常電壓低12.5%（下降）時(shí)輸出高電平；固定輸出器件，其跟蹤精度為10mV。

典型應(yīng)用電路

1 固定輸出與輸出可設(shè)定的基本電路

圖2

圖3

固定輸出的基本電路如圖2所示。采用MIC68200-1.8YML（型號(hào)中-1.8表示輸出固定的1.8V電壓，YML是型號(hào)的后綴），輸出1.8V。ADJ/SNS端與OUT端連接，RC端及Delay端不用，可懸空；V _IN端加上3.3V輸入電壓，當(dāng)EN端輸入高電平（>1V）時(shí)，電源輸出1.8V。當(dāng)V _OUT的輸出電壓大于90%×1.8V時(shí)，POR端輸出高電平（上電復(fù)位信號(hào)）；若EN端輸入低電平（<0.2V）,電源被關(guān)閉，POR輸出低電平。若輸入電壓V _IN欠壓，使輸出電壓V _OUT低于額定電壓87.5%時(shí)，POR端輸出低電平。

圖中，47kΩ是開(kāi)漏輸出的上拉電阻，C _IN是輸入電容（0.1μF），C _OUT是輸出電容（4.7μF），一般采用介質(zhì)材料為X7R或X5R的貼片式多層陶瓷電容器（MLCC）。輸出電壓可設(shè)定的基本電路如圖3所示（其型號(hào)為MIC68200YML）。輸出電壓VOUT與外接電阻分壓器R1、R2的關(guān)系為V _OUT=0.5V[1+(R1/R2)]式中，0.5V是內(nèi)部的基準(zhǔn)電壓。

由于ADJ/SNS端的輸入阻抗極高，所以R1、R2可采用阻值較大的電阻（R1、R2≤1M）。當(dāng)R1>50kΩ時(shí)，需在R1上并聯(lián)1個(gè)0.1μF（CFF）的電容，以避免由于相位滯后而產(chǎn)生不穩(wěn)定。一般設(shè)R1=10kΩ,已知V _OUT值后可求出R2值。例如V _IN=3.3V, R1= 10kΩ,R2=2.5kΩ時(shí)，V _OUT為：V _OUT=0.5V[1+(R1/R2)]=0.5V[1+(10k/ 2.5k)]=2.5V可設(shè)定輸出電壓范圍是 0.5～5.0V，輸入電壓V _IN一般取V _OUT+1V左右。

2 主從電源排序電路

圖4是一種主從電源排序電路。輸入電壓V _IN=3.3V，主電源輸出電壓V ^_OUT1=1.8V，從電源輸出電壓V _OUT2=1.5V。在排序上要求從電源后上電、先斷電，如圖5中的V _OUT1及V _OUT2的電壓波形圖所示（在圖5中，主電源的有關(guān)參數(shù)后加1，從電源的有關(guān)參數(shù)后加2）。

電源要求的排序是由主、從電源的Delay端設(shè)置延遲電容C _DLY來(lái)實(shí)現(xiàn)的。在圖4中，主電源的Delay端外接C _DLY1=10nF到地。從電源的Delay端外接C _DLY2=1nF到地。器件內(nèi)部有1個(gè)±1μA的雙向電流源，在上電時(shí)，電流源向C _DLY充電到一定電壓，產(chǎn)生T _POR的延遲時(shí)間；在關(guān)斷時(shí)，C _DLY上的電壓向電流源放電到一定電壓，產(chǎn)生T _SHDN延遲時(shí)間。充電、放電的電流是相同的，所以T _POR=TSHDN。其延遲時(shí)間與C _DLY的關(guān)系為：T _POR=T _SHDN=1.13(C _DLY/Μa)

延遲時(shí)間的單位與電容的單位有關(guān)，如表2所示。

圖4

圖5

圖6

例如，主電源為Delay端外接C _DLY1=10nF，則其T _POR及T _SHDN為T(mén) _POR=T _SHDN=1.13(10Nf/1μA)=11.3ms
從圖4、圖5中可以看到：由于從電源的EN端接在主電源的POR端，所以在主電源上電往T _POR1延遲后從電源才上電；在EN1為低電平時(shí)，由于主電源的C _DLY1大于從電源的C _DLY2，所以T _SHDN1>T _SHDN2，這樣使從電源先關(guān)斷而主電源后關(guān)斷，而主電源后關(guān)斷，實(shí)現(xiàn)了電源排序的要求。

一種典型的排序電路如圖6所示，它由固定輸出1.8V的主電源及1.2V從電源組成。該電源給帶內(nèi)核的微處理器（μP）供電：主電源給I/O端口供電；從電源給內(nèi)核供電。另外，從電源的POR端給μP提供上電復(fù)位信號(hào)。

主、從電源的Delay端外接的延遲電容器C _DLY M及C _DLY S（符號(hào)中M表示主電源，S表示從電源）的電容量不同時(shí)，其排序不同。圖7中，C_DLYM= 1nF，C_DLYS=2nF，是主電比從電源先關(guān)斷的排序；在圖8中；C _DLY M=2nF,C _DLY S=1nF,是主電源比從電源后關(guān)斷的排序。

圖7

圖8

3 斜坡升壓與斜坡降壓電路若在MIC68200的RC端連接一個(gè)電容（C _RAMP）到地，內(nèi)部的雙向電流源（±1μA）在上電時(shí)給C _RAMP充電，在關(guān)斷時(shí)C _RAMP上的電壓經(jīng)電流源放電，使輸出電壓在上電及關(guān)斷時(shí)電壓形成斜坡，如圖9所示。

圖9

從零電壓上升到額定電壓的時(shí)間（即斜坡上升時(shí)間）T _SLEW及斜坡下降時(shí)間T _DOWN與C _RAMP的關(guān)系如下：

在固定輸出的電源時(shí)，T _SLEW=V _OUT(C _RAMP/μA)在輸出電壓可設(shè)定的電源時(shí)，T _SLEW=0.5VC _RAMP/μA）
例如，在固定輸出1.8V電源中，若C _RAMP=5.6nF，則T _SLEW=10.08ms（計(jì)算值），約10ms。若在輸出可設(shè)定的電路中，要求T _SLEW=10ms時(shí)，則C _RAMP要求20nF。

當(dāng)EN端為低電平時(shí)，C _RAMP上電壓放電，輸出電壓斜坡下降，其斜坡下降時(shí)間T _DWON的計(jì)算公式與POR上電延遲的時(shí)間計(jì)算公式相似，僅用C _RAMP換C _DLY，公式如下：T _DOWN=1.13(C _RAMP/μA)一種帶有斜坡升、降壓的電源排序電路如圖10所示。

圖10

4 電源跟蹤電路

電源跟蹤有兩種：正常跟蹤與比例跟蹤（Ratiometric Tracking）。分別介紹如下。

①正常跟蹤

正常跟蹤時(shí)，從電源的RC端由主電源的輸出電壓來(lái)驅(qū)動(dòng)。內(nèi)部的控制緩沖器保證從電源的輸出電壓常稍高于主電源的輸出電壓，以保證從電源正確地調(diào)節(jié)。如果主、從電源都是固定輸出電源，其電路如圖11所示。從圖11中的電壓波形圖可清楚地看到主、從電源在上電及斷電時(shí)，兩電壓跟蹤的情況（上升的斜率與下降的斜率基本一樣）。

圖11

圖12

如果主、從電源都由輸出可設(shè)定的電源組成，則控制從電源RC端的電壓經(jīng)分壓器分壓后輸入，主電源的分壓電壓等于從電源輸出電壓；若主、從電源輸出電壓相同，則VCR電壓高于從電源輸出電壓2%～4%。一種由兩個(gè)輸出可設(shè)定的MIC68200組成的主、從電源跟蹤電路如圖12所示。主電源輸出電壓 V _OUT1 = 2.5V，從電源輸出電壓V _OUT2=0.7V。從電源的RC端與V _OUT1的分壓器相連接。VRC可從圖12中的分壓器計(jì)算出：VRC=V _OUT2。從圖12的電壓波形圖中可看出：V _OUT1及V _OUT2在上電及斷電時(shí)其斜率基本相同，實(shí)現(xiàn)了電源的跟蹤。

②比例跟蹤

比例跟蹤時(shí)，主、從電源上電關(guān)斷時(shí)斜率并不相同，但要求上電時(shí)V _OUT1與V _OUT2達(dá)到額定電壓的時(shí)間相同，斷電時(shí)降到零時(shí)間要相同。在由兩個(gè)固定輸出電源組成的電源時(shí)，為達(dá)到比例跟蹤，從電源的RC端由主電源輸出電壓的分壓器來(lái)控制，其VRC的電壓要求為V _RC=90%×V _OUT2

圖13是一種由兩個(gè)固定輸出電源組成的比例跟蹤電路。輸入電壓V _IN= 2.5V主電源輸出電壓V _OUT1=1.8V,從電源輸出電壓V _OUT2=1.2V，從電源RC端控制電壓V _RC為V _RC=90%×V _OUT2=1.2V×0.9= 1.08V

圖13

圖14

圖13中，V _OUT1的分壓器由1kΩ及15kΩ電阻組成，其分壓器的電壓就是1.08V。從圖13的電壓波形圖中可清楚地看到，V _OUT1及V _OUT2在上電及斷電時(shí)，到達(dá)額定電壓的時(shí)間及斷電時(shí)降到零電壓的時(shí)間是相同的。

一種由兩個(gè)可設(shè)定輸出電源組成的主、從電源比例跟蹤電路如圖14所示。主、從電源的輸入電壓IN=3.3V，主電源輸出電壓V _OUT1=2.5V，從電源輸出電壓V _OUT2=1.8V。在主電源中用一個(gè)C _RAMP=3nF的電容器實(shí)現(xiàn)比例跟蹤，從電源的RC端與主電源的RC端連接在一起，即可實(shí)現(xiàn)。從圖14中可清楚看到上電及斷電時(shí)，主從電源的V _OUT1及V _OUT2實(shí)現(xiàn)比例跟蹤的情況。

作者：北京航空航天大學(xué) 方佩敏