臺積電發(fā)布65nm多次寫入NVM技術(shù)
臺積電(TSMC)日前首度揭示了晶圓代工領(lǐng)域中,65納米(nm)多次寫入(MTP)非揮發(fā)性內(nèi)存(NVM)的技術(shù)進展。該技術(shù)結(jié)合了與Virage Logic公司共同開發(fā)、已經(jīng)過驗證的MTP IP模塊。
據(jù)表示,新技術(shù)是第一種2.5V的MTP制程,突破了過去3.3V的電壓障礙。新技術(shù)能讓許多系統(tǒng)應(yīng)用不再需要使用外部EEPROM,從而降低了功耗、面積與成本,同時提升了數(shù)據(jù)安全性。
新的MTP技術(shù)是以臺積電的65nm低功率(LP)制程技術(shù)為基礎(chǔ),可提供8kb內(nèi)存容量,適合一些需要小型內(nèi)存的應(yīng)用,如MP3音樂下載的數(shù)字版權(quán)管理、RFID設(shè)備、指紋識別應(yīng)用,以及預(yù)付卡或電話卡等。
65納米MTP制程使用low-k銅互連與鎳硅化合物晶體管互連建構(gòu)了10層金屬層。該技術(shù)是完全還輯兼容的,且NVM內(nèi)存也完全不需要額外的制程或光罩。采用這種制程的組件將可完全支持在-40℃~125℃溫度范圍內(nèi)的讀取和編程,在125℃條件下數(shù)據(jù)可保存至少10年。
TSMC指出,這種65nm制程非常適合需要小型內(nèi)存的多種應(yīng)用。Virage Logic副總裁兼NVM方案部門總經(jīng)理Yankin Tanurhan則表示,該公司與TSMC就這種新MTP制程的努力,將為亟需采用先進制程的市場區(qū)塊如安全與無線等領(lǐng)域帶來真正的NVM可編程技術(shù)。
Tanurhan指出,由于其AEON是以標(biāo)準(zhǔn)CMOS制程為基礎(chǔ),因此它不需要額外的光罩或制程,進而消除了浮閘內(nèi)存通常需要的制程步驟,這將有助減少所需投入的工程資源,包括將NVM整合進SoC設(shè)計中所需的相關(guān)成本在內(nèi)。