基于J750測(cè)試機(jī)的S698PM測(cè)試程序調(diào)試

S698PM芯片是一款抗輻照型的高性能、高可靠、高集成度、低功耗的多核并行處理器SoC芯片，其芯片內(nèi)部集成了豐富的片上外設(shè)，可廣泛應(yīng)用在航空航天、大容量數(shù)據(jù)處理、工業(yè)控制、船舶、測(cè)控等應(yīng)用領(lǐng)域;而J750是業(yè)界比較認(rèn)可測(cè)試結(jié)果的SOC芯片ATE(Automatic Test Equipment)測(cè)試機(jī)，市場占有率非常高。下面主要介紹在J750上開發(fā)S698PM芯片BSD測(cè)試程序及注意事項(xiàng)。

1.概述

隨著SOC芯片系統(tǒng)功能越來越復(fù)雜，在一顆芯片中，通常包括有數(shù)字部分、模擬部分以及相關(guān)的存儲(chǔ)器件，甚至有的還有射頻模塊，這不但對(duì)ATE測(cè)試設(shè)備提出更快、更高的要求，而且還要考慮測(cè)試時(shí)間成本，因此通?？蛻魰?huì)要求測(cè)試程序前兩項(xiàng)測(cè)試項(xiàng)目要能夠快速判斷出SOC芯片90%常見問題的缺陷。經(jīng)過多年SOC測(cè)試方法和測(cè)試原理摸索，逐漸形成前兩項(xiàng)測(cè)試內(nèi)容標(biāo)準(zhǔn)：一個(gè)是電流功耗測(cè)試，另外一個(gè)就是BSD測(cè)試項(xiàng)目流程。

2.S698PM芯片簡介

S698PM芯片是一款抗輻照型的高性能、高可靠、高集成度、低功耗的多核并行處理器SoC芯片; S698PM芯片內(nèi)部集成了豐富的片上外設(shè)，包括常見USB2.0主控器、I2C主控器、以太網(wǎng)控制器等功能模塊; S698PM芯片支持RTEMS、 eCOS、VxWorks、Linux等實(shí)時(shí)嵌入式操作系統(tǒng)，用戶可方便地實(shí)現(xiàn)嵌入式實(shí)時(shí)控制系統(tǒng)的高性能多核并行處理設(shè)計(jì)。

S698PM芯片采用了TMR技術(shù)對(duì)芯片內(nèi)部所有邏輯單元進(jìn)行了三模冗余加固，采用EDAC技術(shù)對(duì)內(nèi)部與外部存儲(chǔ)器進(jìn)行了檢錯(cuò)糾錯(cuò)加固，因此該芯片的具有很高的抗輻照能力。

S698PM是全球第一款量產(chǎn)化的對(duì)標(biāo)LEON4內(nèi)核版本的嵌入式SPARC V8多核SOC芯片，其在功能及性能等方面均領(lǐng)先了業(yè)界的同類型產(chǎn)品。S698PM代表了當(dāng)今SPARC嵌入式SOC芯片的最高水平。

3.BSD測(cè)試項(xiàng)目原理

BSD(Boundary-scan Diagnostics)的測(cè)試原理主要是利用芯片里JTAG電路進(jìn)行芯片管腳電路檢測(cè)是否有功能缺陷的測(cè)試方法。因此SOC芯片里的JTAG電路主要具備兩個(gè)功能，并且可通過模式選擇管腳來設(shè)定。一個(gè)功能是通過JTAG電路進(jìn)行軟件配置和調(diào)試SOC芯片內(nèi)核工作參數(shù)，實(shí)現(xiàn)軟件在線調(diào)試功能;另一個(gè)功能就是通過JTAG口灌入掃描控制信號(hào)進(jìn)行芯片硬件電路的BSD測(cè)試或是MBIST測(cè)試。

在芯片設(shè)計(jì)階段，當(dāng)插入JTAG電路的同時(shí)，會(huì)在芯片的所有管腳接口上插入一個(gè)帶時(shí)鐘的觸發(fā)器，并把該時(shí)鐘信號(hào)連接到JTAT_CLK信號(hào)上，同時(shí)把觸發(fā)器的輸入端和輸出端按照掃描鏈的串行互聯(lián)方式連接，并把最初的輸入端連接到JTAT_DI端，把最后的輸出端連接到JTAT_DO端，形成一個(gè)閉環(huán)的測(cè)試鏈。最后利用工具生成BSD測(cè)試程序需要的PATTERN文件，提供給測(cè)試機(jī)測(cè)試需要。

4.基于J750的BSD測(cè)試方法

首先，BSD測(cè)試需要準(zhǔn)備測(cè)試向量文件，該文件是由IC設(shè)計(jì)工程師在插入JTAG電路時(shí)，生成的邊界掃描向量表文件，同時(shí)生成測(cè)試機(jī)所需的TimingSet參數(shù)設(shè)置文件，這兩個(gè)文件共同決定了信號(hào)的類型及信號(hào)隨時(shí)鐘周期的變化。

信號(hào)的常見類型有RH、RL、NR、ROFF、SBC、SBH、SBL等，一般時(shí)鐘信號(hào)的類型為SBL，這樣時(shí)鐘的周期可設(shè)、脈沖寬度可控，方便測(cè)試機(jī)控制該關(guān)鍵信號(hào);其他信號(hào)類型一般為NR，方便J750測(cè)試機(jī)監(jiān)測(cè)。

第二步驟，利用J750測(cè)試軟件Patter Compiler功能模塊，把標(biāo)準(zhǔn)PATTERN文件轉(zhuǎn)化成J750識(shí)別的格式文件，如下圖1所示：

第三步驟，利用J750的測(cè)試程序?qū)牍δ?，將上述兩個(gè)文件導(dǎo)入到程序里，完成測(cè)試機(jī)的TimingSet參數(shù)等參數(shù)設(shè)定, 并根據(jù)測(cè)試機(jī)特性及S698PM時(shí)序要求可以微調(diào)參數(shù)，如下圖2所示：

第四步驟，設(shè)定BSD Function Test功能模塊參數(shù)，調(diào)用BSD測(cè)試程序所需的直流和交流參數(shù)，以及PATTERN文件。如下圖3所示：

第五步驟，執(zhí)行BSD function Test命令，在測(cè)試過程中，如果結(jié)果不滿足要求，可進(jìn)行TimingSet表格中的時(shí)間參數(shù)微調(diào)，測(cè)試結(jié)果報(bào)告如下圖4所示：

5.結(jié)束語

本文簡要介紹了采用 Teradyne-J750EX 自動(dòng)測(cè)試設(shè)備來測(cè)試嵌入式SoC 芯片S698PM 的BSD測(cè)試原理及注意事項(xiàng)。從測(cè)試效果來看，因BSD測(cè)試方法與芯片內(nèi)部電路沒有太大關(guān)系，可以快速判讀出芯片管腳電路是否有缺陷，大大地縮短測(cè)試時(shí)間，從而節(jié)省了測(cè)試時(shí)間，降低了測(cè)試成本，因此該BSD測(cè)試方法值得推廣。