3D IC制造準(zhǔn)備就緒 2013將邁入黃金時(shí)段
[導(dǎo)讀]2012年，3DIC集成及封裝技術(shù)不僅從實(shí)驗(yàn)室走向了工廠制造生產(chǎn)線，而且在2013年更將出現(xiàn)第一波量產(chǎn)高潮。經(jīng)濟(jì)、市場(chǎng)以及技術(shù)相整合的力量，驅(qū)動(dòng)著Intel、IBM、Micron、高通、三星、ST-Microelectronics以及賽靈思等全球
2012年，3DIC集成及封裝技術(shù)不僅從實(shí)驗(yàn)室走向了工廠制造生產(chǎn)線，而且在2013年更將出現(xiàn)第一波量產(chǎn)高潮。經(jīng)濟(jì)、市場(chǎng)以及技術(shù)相整合的力量，驅(qū)動(dòng)著Intel、IBM、Micron、高通、三星、ST-Microelectronics以及賽靈思等全球半導(dǎo)體領(lǐng)導(dǎo)企業(yè)在3DIC技術(shù)上不斷突破。
市場(chǎng)對(duì)更智能，更高集成度以及更低功耗電子系統(tǒng)的需求持續(xù)增長(zhǎng)，以滿足所謂“物聯(lián)網(wǎng)”所引領(lǐng)的層出不窮的各種應(yīng)用。為此，各家企業(yè)都在尋求突破摩爾定律之道，而其中少數(shù)企業(yè)已經(jīng)在證明基于硅穿孔（(ThroughSiliconVia,TSV)）技術(shù)的3DIC制造的可行性，并應(yīng)用了各種全新的供應(yīng)鏈模式。
業(yè)界先鋒企業(yè)也正在尋求各種可以克服摩爾定律局限的方法，推出了前所未有的高容量和高性能，為新型異構(gòu)IC的發(fā)展鋪平道路，該IC可整合和匹配處理器、存儲(chǔ)器、FPGA、模擬等各種不同類型的晶片，打造出了此前所無(wú)法實(shí)現(xiàn)的片上系統(tǒng)（SoC）。
賽靈思在2011年推出了全球首款3DIC，這是業(yè)界首款具有68億個(gè)晶體管（約2000萬(wàn)個(gè)ASIC門(mén)）的AllProgrammable同質(zhì)3DIC。2012年，賽靈思一直都保持著3DIC創(chuàng)新領(lǐng)導(dǎo)者的地位。
在業(yè)經(jīng)驗(yàn)證的技術(shù)基礎(chǔ)之上，賽靈思又推出了全球首款A(yù)llProgrammable異構(gòu)3DIC。我們的堆疊硅片互聯(lián)（SSI）3DIC架構(gòu)加速了無(wú)源硅中介層頂部并行放置的多芯片之間的互聯(lián)傳輸?？删幊踢壿嫾笆瞻l(fā)器混合信號(hào)晶片通過(guò)硅中介層與1萬(wàn)多個(gè)可編程互聯(lián)器件集成，可實(shí)現(xiàn)兩倍的設(shè)計(jì)容量、系統(tǒng)級(jí)性能以及單片器件的集成度。賽靈思3D芯片堆疊技術(shù)可在降低I/O時(shí)延與能耗的同時(shí)，提高芯片間的總帶寬，縮小電路板尺寸。該技術(shù)可通過(guò)采用單個(gè)封裝集成多個(gè)緊密耦合的半導(dǎo)體芯片為系統(tǒng)設(shè)計(jì)人員提供高效分區(qū)和擴(kuò)展各種解決方案的更多選項(xiàng)。
除了半導(dǎo)體廠商在3DIC發(fā)展上的不斷突破，我們也看到DRAM制造商采用TSV技術(shù)推出了首批獨(dú)立封裝的堆疊器件。此外，DRAM制造商還積極參與規(guī)定WideI/ODRAM的各種標(biāo)準(zhǔn)委員會(huì)工作，推動(dòng)有源移動(dòng)器件中介層及有源標(biāo)準(zhǔn)的發(fā)展。同時(shí)，更高帶寬3DICDRAM標(biāo)準(zhǔn)的制定工作也在積極開(kāi)展，這種標(biāo)準(zhǔn)更適合計(jì)算及網(wǎng)絡(luò)應(yīng)用。
在供應(yīng)鏈方面，臺(tái)積電（TSMC）公司演示了其COWOS(chiponwaferonsubstrate)技術(shù)的商業(yè)可行性，為2013年全面提供3DIC組裝服務(wù)做好了充分的準(zhǔn)備。
那么，進(jìn)入2013年之后，3DIC在主流市場(chǎng)交付及推廣將面臨哪些挑戰(zhàn)呢？
要全面釋放3DIC的潛力，我們的行業(yè)需要面對(duì)各種技術(shù)及商業(yè)發(fā)展的障礙。首先是降低中介層及組裝工藝的成本。很多技術(shù)改進(jìn)將通過(guò)大量推廣實(shí)現(xiàn)，但為這些技術(shù)和服務(wù)創(chuàng)建健康的開(kāi)放市場(chǎng)也很重要。其次，我們必須采用確好晶片（KGD）、特別是已封裝的確好晶片（KGB）功能進(jìn)行設(shè)計(jì)，盡可能確保組裝后3DIC符合所有規(guī)范。第三，我們要開(kāi)發(fā)全新的商業(yè)模式，讓一家集成商能夠在提前明確成本結(jié)構(gòu)、供應(yīng)鏈、產(chǎn)量／所有權(quán)以及責(zé)任等所有問(wèn)題的情況下，組裝來(lái)自眾多不同公司的芯片，這樣我們才能最大限度提高該技術(shù)所支持的應(yīng)用范圍。
賽靈思研發(fā)工作已經(jīng)穩(wěn)步邁向第二代3DIC技術(shù)發(fā)展，再次超越摩爾定律，從而可激發(fā)工程師以更少的芯片，更快地開(kāi)發(fā)更智能、更高集成度的高帶寬系統(tǒng)。
展望2013年及未來(lái)，賽靈思將致力于擴(kuò)大3DIC技術(shù)的價(jià)值和廣泛應(yīng)用，積極同由晶圓代工、EDA、供應(yīng)鏈、半導(dǎo)體、IP以及系統(tǒng)公司組成的不斷壯大的生態(tài)系統(tǒng)合作，推動(dòng)未來(lái)電子系統(tǒng)設(shè)計(jì)在系統(tǒng)級(jí)IC集成上實(shí)現(xiàn)根本性進(jìn)展。
市場(chǎng)對(duì)更智能，更高集成度以及更低功耗電子系統(tǒng)的需求持續(xù)增長(zhǎng)，以滿足所謂“物聯(lián)網(wǎng)”所引領(lǐng)的層出不窮的各種應(yīng)用。為此，各家企業(yè)都在尋求突破摩爾定律之道，而其中少數(shù)企業(yè)已經(jīng)在證明基于硅穿孔（(ThroughSiliconVia,TSV)）技術(shù)的3DIC制造的可行性，并應(yīng)用了各種全新的供應(yīng)鏈模式。
業(yè)界先鋒企業(yè)也正在尋求各種可以克服摩爾定律局限的方法，推出了前所未有的高容量和高性能，為新型異構(gòu)IC的發(fā)展鋪平道路，該IC可整合和匹配處理器、存儲(chǔ)器、FPGA、模擬等各種不同類型的晶片，打造出了此前所無(wú)法實(shí)現(xiàn)的片上系統(tǒng)（SoC）。
賽靈思在2011年推出了全球首款3DIC，這是業(yè)界首款具有68億個(gè)晶體管（約2000萬(wàn)個(gè)ASIC門(mén)）的AllProgrammable同質(zhì)3DIC。2012年，賽靈思一直都保持著3DIC創(chuàng)新領(lǐng)導(dǎo)者的地位。
在業(yè)經(jīng)驗(yàn)證的技術(shù)基礎(chǔ)之上，賽靈思又推出了全球首款A(yù)llProgrammable異構(gòu)3DIC。我們的堆疊硅片互聯(lián)（SSI）3DIC架構(gòu)加速了無(wú)源硅中介層頂部并行放置的多芯片之間的互聯(lián)傳輸?？删幊踢壿嫾笆瞻l(fā)器混合信號(hào)晶片通過(guò)硅中介層與1萬(wàn)多個(gè)可編程互聯(lián)器件集成，可實(shí)現(xiàn)兩倍的設(shè)計(jì)容量、系統(tǒng)級(jí)性能以及單片器件的集成度。賽靈思3D芯片堆疊技術(shù)可在降低I/O時(shí)延與能耗的同時(shí)，提高芯片間的總帶寬，縮小電路板尺寸。該技術(shù)可通過(guò)采用單個(gè)封裝集成多個(gè)緊密耦合的半導(dǎo)體芯片為系統(tǒng)設(shè)計(jì)人員提供高效分區(qū)和擴(kuò)展各種解決方案的更多選項(xiàng)。
除了半導(dǎo)體廠商在3DIC發(fā)展上的不斷突破，我們也看到DRAM制造商采用TSV技術(shù)推出了首批獨(dú)立封裝的堆疊器件。此外，DRAM制造商還積極參與規(guī)定WideI/ODRAM的各種標(biāo)準(zhǔn)委員會(huì)工作，推動(dòng)有源移動(dòng)器件中介層及有源標(biāo)準(zhǔn)的發(fā)展。同時(shí)，更高帶寬3DICDRAM標(biāo)準(zhǔn)的制定工作也在積極開(kāi)展，這種標(biāo)準(zhǔn)更適合計(jì)算及網(wǎng)絡(luò)應(yīng)用。
在供應(yīng)鏈方面，臺(tái)積電（TSMC）公司演示了其COWOS(chiponwaferonsubstrate)技術(shù)的商業(yè)可行性，為2013年全面提供3DIC組裝服務(wù)做好了充分的準(zhǔn)備。
那么，進(jìn)入2013年之后，3DIC在主流市場(chǎng)交付及推廣將面臨哪些挑戰(zhàn)呢？
要全面釋放3DIC的潛力，我們的行業(yè)需要面對(duì)各種技術(shù)及商業(yè)發(fā)展的障礙。首先是降低中介層及組裝工藝的成本。很多技術(shù)改進(jìn)將通過(guò)大量推廣實(shí)現(xiàn)，但為這些技術(shù)和服務(wù)創(chuàng)建健康的開(kāi)放市場(chǎng)也很重要。其次，我們必須采用確好晶片（KGD）、特別是已封裝的確好晶片（KGB）功能進(jìn)行設(shè)計(jì)，盡可能確保組裝后3DIC符合所有規(guī)范。第三，我們要開(kāi)發(fā)全新的商業(yè)模式，讓一家集成商能夠在提前明確成本結(jié)構(gòu)、供應(yīng)鏈、產(chǎn)量／所有權(quán)以及責(zé)任等所有問(wèn)題的情況下，組裝來(lái)自眾多不同公司的芯片，這樣我們才能最大限度提高該技術(shù)所支持的應(yīng)用范圍。
賽靈思研發(fā)工作已經(jīng)穩(wěn)步邁向第二代3DIC技術(shù)發(fā)展，再次超越摩爾定律，從而可激發(fā)工程師以更少的芯片，更快地開(kāi)發(fā)更智能、更高集成度的高帶寬系統(tǒng)。
展望2013年及未來(lái)，賽靈思將致力于擴(kuò)大3DIC技術(shù)的價(jià)值和廣泛應(yīng)用，積極同由晶圓代工、EDA、供應(yīng)鏈、半導(dǎo)體、IP以及系統(tǒng)公司組成的不斷壯大的生態(tài)系統(tǒng)合作，推動(dòng)未來(lái)電子系統(tǒng)設(shè)計(jì)在系統(tǒng)級(jí)IC集成上實(shí)現(xiàn)根本性進(jìn)展。
下載文檔
