專訪芯科實驗室時序產(chǎn)品總經(jīng)理　挾MEMS致力提升時脈性價比

個人電腦(PC)中央處理器(CPU)整合時脈勢不可當，導致傳統(tǒng)獨立時脈晶片商面臨收益威脅，且時序市場競爭激烈，無單一廠商可通吃市場，芯科實驗室(Silicon Labs)正積極透過創(chuàng)新的微機電系統(tǒng)(MEMS)技術突顯產(chǎn)品差異化，并藉收購SpectraLinear擴大旗下頻率控制和時脈產(chǎn)品線涵蓋范疇，使時序市場競爭更加白熱化。
芯科實驗室時序產(chǎn)品總經(jīng)理Mike Petrowski表示，CPU整合時脈蔚然成風，加上廠商各據(jù)一方，并無任何廠商能掌握所有市場，時脈供應商必須強化旗下產(chǎn)品線的性價比，以及提供廣泛的振蕩器與時脈產(chǎn)品，才有機會掌握更多的客戶源。  

芯科實驗室時序產(chǎn)品總經(jīng)理Mike Petrowski預估，2011年芯科實驗室將觸角延伸至中低階市場后，時序產(chǎn)品的營收貢獻比重可望上看約10%。
有別于過去僅鎖定高階、高效能市場，芯科實驗室已分別藉由專利的DSPLL、MultiSynth技術提升高效能及中階時序解決方案的產(chǎn)品差異性，透過整合離散元件提供更小體積、更低成本及更低耗電量的方案。此外，該公司更憑藉購并SpectraLinear新增一百多款時脈產(chǎn)生器和時脈分配器，擴展時脈產(chǎn)品組合，可滿足對成本敏感、有大量生產(chǎn)需求的消費性、工業(yè)、通訊和嵌入式領域的應用需求。  

芯科實驗室將營運版圖延伸至中低階時序市場，勢必對既有時序供應商造成不小的威脅，尤其2010年5月，該公司更收購新創(chuàng)公司Silicon Clocks，將MEMS時脈模組與標準互補式金屬氧化物半導體(CMOS)晶片整合，可望省去采用獨立時序晶片，一旦量產(chǎn)成功，勢必引發(fā)產(chǎn)業(yè)界不小震撼。再加上該公司正積極透過網(wǎng)路客制化元件，縮短交貨時間，減少供應鏈壓力，標榜兩周內(nèi)可完成交貨。Petrowski強調(diào)，過去時序供應商提供的客制化比重不高，尤其是經(jīng)由網(wǎng)站達成客制化，芯科實驗室將扮演產(chǎn)業(yè)界領頭羊的角色，成為半導體業(yè)界的亞馬遜網(wǎng)路書店(Amazon.com)，提供網(wǎng)路下單與交貨便捷服務。  

芯科實驗室大張旗鼓部署旗下產(chǎn)品、市場與通路策略，充分展現(xiàn)其在時序市場的雄心，Petrowski預期，芯科實驗室于2010年的時序產(chǎn)品銷售量成長70%，盡管歷經(jīng)金融海嘯，2009年仍較2008年成長30%，預期2011年將再出現(xiàn)二位數(shù)的成長，目標是在2014年成為第二大時序產(chǎn)品供應商。  

芯科實驗室新增的時脈產(chǎn)生器和緩沖器產(chǎn)品，具有低功耗、最小尺寸和頻率彈性，主要針對400MHz以下對成本敏感的應用。該公司稱，該系列時脈產(chǎn)生器較其他同類的時脈產(chǎn)品耗電量低20～40%，顯著延長可攜式應用的電池壽命。同時該系列時脈產(chǎn)生器的封裝尺寸亦較競爭對手小30%，單輸出和雙輸出封裝的最小尺寸為1.8毫米×2毫米，成為空間受限的可攜式和消費性應用的理想選擇。此外，該公司日前再推出透過專利DSPLL技術開發(fā)的高整合度四個獨立鎖相回路(PLL)單晶片時脈晶片。