應(yīng)用封裝技術(shù)提升載板使用面積效益

在電子制造業(yè)，為了面對(duì)產(chǎn)品越來越小、效能不斷提升的應(yīng)用需求，原有傳統(tǒng)利用引線的封裝方法，已漸漸改采核心結(jié)構(gòu)更趨復(fù)雜的陣列組態(tài)基板封裝技術(shù)，但這種方式也會(huì)面臨架構(gòu)先天性的高密度、熱處理應(yīng)用挑戰(zhàn)...

隨著電子裝置的設(shè)備體積日趨縮小，產(chǎn)品制造商加諸的各項(xiàng)應(yīng)用功能卻不減反增，甚至還要達(dá)到效能倍增、電池續(xù)航能力更為長(zhǎng)效的設(shè)計(jì)目標(biāo)，雖然面對(duì)產(chǎn)品微縮化、功能多樣化的設(shè)計(jì)方向，可以透過積體電路的高度整合，來達(dá)到預(yù)期的設(shè)計(jì)效益，但即便是朝著整合晶片的方向去實(shí)現(xiàn)產(chǎn)品設(shè)計(jì)，但仍有整合的限制問題，必須尋求更具整合效益的技術(shù)來因應(yīng)。


采FlipChip形式制作晶片，是快速增加元件密度，讓產(chǎn)品擴(kuò)增更多功能的制程手法之一。NVIDIA


因應(yīng)更高密度的晶粒制程，載板設(shè)計(jì)也成為配合的關(guān)鍵。Intel
更多>
在眾多技術(shù)中，結(jié)構(gòu)更復(fù)雜的陣列組態(tài)基板封裝技術(shù)，是一種可以有效提升半導(dǎo)體電路密度的方法，讓傳統(tǒng)封裝方式可以找到另一個(gè)大幅改善體積、效能的應(yīng)用方向，但陣列組態(tài)基板設(shè)計(jì)方式，即便能提升現(xiàn)有應(yīng)用元件的整體效能，但在先天設(shè)計(jì)限制下，也須正視散熱、晶片密度增加的設(shè)計(jì)挑戰(zhàn)。

基本上，以電子設(shè)計(jì)的角度來檢視，積體電路的設(shè)計(jì)密度持續(xù)增加卻引發(fā)更多設(shè)計(jì)難題，例如，利用更高密度的晶體設(shè)計(jì)，電路密度增加，相對(duì)也代表電晶體數(shù)量同步增加，封裝完成的晶片元件肯定面臨散熱、機(jī)械強(qiáng)度、電子信號(hào)品質(zhì)...等多項(xiàng)開發(fā)需求，構(gòu)成產(chǎn)品品質(zhì)的種種挑戰(zhàn)。

甚至于，目前多數(shù)封裝依舊采引線封裝結(jié)構(gòu)，而為滿足高度復(fù)雜、高效能應(yīng)用設(shè)計(jì)方案，半導(dǎo)體的元件設(shè)計(jì)已開始大量應(yīng)用陣列組態(tài)基板處理封裝工作，而其均勻陣列式的設(shè)計(jì)結(jié)構(gòu)，讓基板中介層的設(shè)計(jì)可善用均勻接點(diǎn)結(jié)構(gòu)來處理基板封裝。

采行均勻陣列式接點(diǎn)結(jié)構(gòu)，可以讓基板之中介層帶出最后封裝外觀縮到最小的優(yōu)點(diǎn)，而基板、中介層則用以處理接地、電源的電子互連介面。陣列組態(tài)基板封裝技術(shù)，在接點(diǎn)間距、間隔距離因應(yīng)微縮設(shè)計(jì)被大幅縮減時(shí)，接點(diǎn)密度就可能超越了引線式的封裝設(shè)計(jì)，加上進(jìn)行傳輸用的電子通道長(zhǎng)度也能因此大幅縮短，也就是說，當(dāng)積體電路的傳輸通道越短、電感值就會(huì)出現(xiàn)降低現(xiàn)象，加上接點(diǎn)位處晶粒元件之正下方，還可以基本與連接(Host)電路結(jié)構(gòu)間達(dá)到功能連結(jié)、同時(shí)兼具更優(yōu)異的散熱效果。

基于傳輸路徑大幅縮減、散熱處理效果更好等優(yōu)點(diǎn)，令陣列封裝受到裝置開發(fā)者所青睞，因?yàn)?，新穎的陣列組態(tài)基板封裝技術(shù)會(huì)比傳統(tǒng)引線式封裝設(shè)計(jì)結(jié)構(gòu)更能因應(yīng)不同需求的元件設(shè)計(jì)，尤其是目前熱門的微處理器、微控制器、記憶體、特殊應(yīng)用IC...等應(yīng)用產(chǎn)品。

至于針對(duì)半導(dǎo)體封裝應(yīng)用的基板，在面對(duì)高電路密度的應(yīng)用環(huán)境，特別是針對(duì)電子產(chǎn)品的效能提升問題與產(chǎn)品本身的熱處理效能問題，都會(huì)有不同的要求程度，因?yàn)楫?dāng)電路密度增加，晶片封裝后的單位發(fā)熱量勢(shì)必會(huì)呈現(xiàn)倍數(shù)上升，而晶片呈現(xiàn)點(diǎn)狀的高熱并不容易處理，若又加上采堆疊功能載板，或者為提升效能所進(jìn)行的外部時(shí)脈提升，整體元件的發(fā)熱狀態(tài)只會(huì)更凸顯熱處理問題的嚴(yán)重性，如何善用材質(zhì)或載板特性改善核心的熱傳導(dǎo)效率，成為高性能元件產(chǎn)品的設(shè)計(jì)關(guān)鍵。

高性能元件的制作方式，較多采取擴(kuò)充輸出/輸入(I/O)的埠數(shù)，去倍增單一時(shí)間的傳輸資料量，或者采堆疊式基板搭配陣列封裝設(shè)計(jì)，去達(dá)到I/O倍數(shù)擴(kuò)增的效用。然而，即便是效能因此增加了，但單位的電晶體數(shù)量也隨著大幅提升，考驗(yàn)著基板材質(zhì)設(shè)計(jì)。

目前的基板材質(zhì)，為了達(dá)到較低的介電系數(shù)、更高的絕緣特性，多數(shù)產(chǎn)品轉(zhuǎn)用玻璃材質(zhì)進(jìn)行加工制作，而業(yè)界也嘗試采取更多元的基板材料，來滿足不同的應(yīng)用要求。例如，針對(duì)高頻應(yīng)用的需求，就有采取強(qiáng)化纖維復(fù)合玻璃材質(zhì)，其實(shí)這種材質(zhì)為環(huán)氧樹脂搭配玻璃原料制作，甚至搭配內(nèi)含陶瓷粉體的填充材，制作出適合高溫運(yùn)行的基板材料。

然而，采用多層基板的設(shè)計(jì)方案，在面對(duì)單一晶片追求更多附加功能的產(chǎn)品開發(fā)設(shè)計(jì)形式，因?yàn)閮?nèi)嵌的電晶體數(shù)量不斷增加，導(dǎo)致晶片內(nèi)部需要更多的接腳與焊墊，預(yù)置這些設(shè)計(jì)才可以使I/O訊號(hào)傳遞能在晶片內(nèi)進(jìn)行傳輸，即便有部分半導(dǎo)體封裝基板采用僅2~4層的增層式電路板，但多數(shù)整合產(chǎn)品所用的基板電路層數(shù)仍持續(xù)增加。目前的基板發(fā)展趨勢(shì)，是持續(xù)朝增加線路密度方向前進(jìn)，例如45奈米元件應(yīng)用即可采行至少14層的基板設(shè)計(jì)。

針對(duì)新世代應(yīng)用的高度整合元件產(chǎn)品，也嘗試舍棄傳統(tǒng)引線搭接的封裝形式，改采具備高密度封裝優(yōu)勢(shì)的覆晶(Flip Chip)制作形式，來接合系統(tǒng)晶片內(nèi)的功能晶粒，但覆晶可能是一個(gè)可行方案，卻也存在不少制作的現(xiàn)實(shí)問題，例如，會(huì)影響到覆晶晶粒密度的問題就相當(dāng)多，像是焊錫凸塊的勻稱度、基板的平坦度都是關(guān)鍵因素；此外，超高密度的覆晶應(yīng)用會(huì)受到電遷移效應(yīng)影響，尤其是長(zhǎng)期使用之后，會(huì)讓微細(xì)間距的接點(diǎn)之間形成具微弱導(dǎo)電效果的橋接物質(zhì)，這將造成晶片功能線路短路或其他電氣性的故障損壞，必須多加重視。