臺(tái)積電反擊Intel：不要用老數(shù)據(jù)侮辱我

時(shí)間：2014-01-24 06:08:00

關(guān)鍵字： Intel 臺(tái)積電晶體管 FINFET

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]Intel如何在移動(dòng)處理器市場立足？他們最大的籌碼還是自己的半導(dǎo)體工藝技術(shù)，更先進(jìn)的工藝可以帶來更強(qiáng)的性能、更低的功耗。Intel此前表示，他們的制程工藝領(lǐng)先對(duì)手三年半，雖然沒有指名道姓，但是誰都知道說的就是臺(tái)

Intel如何在移動(dòng)處理器市場立足？他們最大的籌碼還是自己的半導(dǎo)體工藝技術(shù)，更先進(jìn)的工藝可以帶來更強(qiáng)的性能、更低的功耗。Intel此前表示，他們的制程工藝領(lǐng)先對(duì)手三年半，雖然沒有指名道姓，但是誰都知道說的就是臺(tái)積電。如今臺(tái)積電也要反擊了，指責(zé)Intel之前所用的臺(tái)積電工藝數(shù)據(jù)圖是過時(shí)的數(shù)據(jù)，臺(tái)積電的工藝并不比Intel差多少。

在日前的一次會(huì)議上，臺(tái)積電創(chuàng)始人兼董事長張忠謀表示，通常他們不會(huì)評(píng)論其他公司的技術(shù)，但是Intel之前的宣傳有誤，因此他不得不讓臺(tái)積電副總Mark Liu作出解釋。

如下圖所示，橫坐標(biāo)是工藝節(jié)點(diǎn)，靠前的數(shù)字如32nm、22nm、14nmFF是Intel的制程工藝，而28、20、16FF是臺(tái)積電的制程工藝?？v坐標(biāo)是邏輯電路的核心面積，其中藍(lán)色曲線是Intel制程工藝與面積的走勢圖，灰色的是Intel之前PPT上的臺(tái)積電的走勢，但是臺(tái)積電指出，Intel引用的資料是錯(cuò)誤的，已經(jīng)過時(shí)了，紅色曲線才是臺(tái)積電真正的走勢圖，Intel的資料夸大了二者之間的差距。

按照規(guī)劃，臺(tái)積電今年會(huì)量產(chǎn)20nm工藝，但是20nm不會(huì)持續(xù)很久，一年后的2015年臺(tái)積電就會(huì)上馬16nm FinFET工藝，因?yàn)?6nm與20nm工藝是后端兼容的，而FinFET鰭式晶體管（Intel的說法是3D晶體管）可以大幅改善電路性能，核心面積也能縮小15%。Mark Liu表示他們的16nm工藝是晶體管密度最大的制程工藝。

臺(tái)積電也不得不承認(rèn)的是在16nm FF工藝之前，Intel確實(shí)有工藝優(yōu)勢，不過差距在縮小，16nm FF工藝只落后Intel一點(diǎn)，而到了10nm節(jié)點(diǎn)臺(tái)積電會(huì)啟用第三代FinFET工藝，該技術(shù)能帶來業(yè)界領(lǐng)先的性能與晶體管密度。

原文地址:http://diy.zol.com.cn/430/4304942.html