[導讀]臺積電（2330）在邏輯IC制程上領先全球同業(yè)，但DRAM仍然只能依賴韓系業(yè)者提供。為了加強在3D IC的DRAM技術主導性，業(yè)界傳出，臺積電計畫投資1億美元開發(fā)Wide I/O（加寬匯流排）或HBM（高帶寬存儲器）等次世代DRAM產品
臺積電（2330）在邏輯IC制程上領先全球同業(yè)，但DRAM仍然只能依賴韓系業(yè)者提供。為了加強在3D IC的DRAM技術主導性，業(yè)界傳出，臺積電計畫投資1億美元開發(fā)Wide I/O（加寬匯流排）或HBM（高帶寬存儲器）等次世代DRAM產品，鈺創(chuàng)（5351）可望出線成為合作伙伴。
另外，全球半導體聯(lián)盟（GSA）今（31）日將在臺灣舉辦年度Memory+論壇，探討集成存儲器及邏輯IC新興技術。鈺創(chuàng)董事長盧超群身為GSA亞太領袖議會主席，將與臺積電、三星、旺宏、東芝等業(yè)者，共同針對3D IC導入Wide I/O或HBM的發(fā)展趨勢發(fā)表演說。
將繪圖處理器（GPU）集成在中央處理器（CPU）或ARM應用處理器中的系統(tǒng)單芯片（SoC）設計，已經是目前市場主流，但GPU的效能不斷提升，DRAM帶寬不足問題再度浮上臺面。為了解決此一問題，英特爾目前采用嵌入式DRAM（eDRAM）制程，但有技術太難及成本過高的門檻，所以包括超微、賽靈思、阿爾特拉、高通、聯(lián)發(fā)科等業(yè)者，已傾向采用Wide I/O或HBM來解決此一問題。
事實上，因為邏輯制程及DRAM制程的大不相同，無法在制造上將兩種芯片集成在同一芯片中，所以，將邏輯IC及DRAM利用堆疊方式集成在同一芯片中的異質3D IC技術，就成為最佳解決方案。如臺積電及賽靈思共同推出的首款異質3D IC的Virtex-7系列產品，就是采用臺積電28納米制程及3D IC封裝CoWoS制程生產。
對于臺積電來說，目前雖然與韓國DRAM廠合作開發(fā)3D IC，但基于對技術主導性的考量，臺積電已計畫轉向與臺灣DRAM業(yè)者合作開發(fā)下一世代的Wide I/O 2及HBM產品。據業(yè)內人士透露，臺積電計畫投資1億美元，與國內DRAM業(yè)者共同開發(fā)Wide I/O 2及HBM芯片，而鈺創(chuàng)因為擁有不少DRAM專利及檢測良品晶粒（KGD）技術，所以可望獲得臺積電青睞并出線。
臺積電日前在開放創(chuàng)新平臺生態(tài)論壇中，已對外說明3D IC技術藍圖。去年提出的Wide I/O接口CoWoS技術已經進入量產，今年第2季提出的Wide I/O接口穿透晶體管堆疊（TTS）技術已將參考設計流程交付給客戶。臺積電計畫在2014年第4季將HBM接口導入高效能的繪圖芯片或FPGA等16納米芯片，2015年之后則進入Wide I/O 2世代。
另外，全球半導體聯(lián)盟（GSA）今（31）日將在臺灣舉辦年度Memory+論壇，探討集成存儲器及邏輯IC新興技術。鈺創(chuàng)董事長盧超群身為GSA亞太領袖議會主席，將與臺積電、三星、旺宏、東芝等業(yè)者，共同針對3D IC導入Wide I/O或HBM的發(fā)展趨勢發(fā)表演說。
將繪圖處理器（GPU）集成在中央處理器（CPU）或ARM應用處理器中的系統(tǒng)單芯片（SoC）設計，已經是目前市場主流，但GPU的效能不斷提升，DRAM帶寬不足問題再度浮上臺面。為了解決此一問題，英特爾目前采用嵌入式DRAM（eDRAM）制程，但有技術太難及成本過高的門檻，所以包括超微、賽靈思、阿爾特拉、高通、聯(lián)發(fā)科等業(yè)者，已傾向采用Wide I/O或HBM來解決此一問題。
事實上，因為邏輯制程及DRAM制程的大不相同，無法在制造上將兩種芯片集成在同一芯片中，所以，將邏輯IC及DRAM利用堆疊方式集成在同一芯片中的異質3D IC技術，就成為最佳解決方案。如臺積電及賽靈思共同推出的首款異質3D IC的Virtex-7系列產品，就是采用臺積電28納米制程及3D IC封裝CoWoS制程生產。
對于臺積電來說，目前雖然與韓國DRAM廠合作開發(fā)3D IC，但基于對技術主導性的考量，臺積電已計畫轉向與臺灣DRAM業(yè)者合作開發(fā)下一世代的Wide I/O 2及HBM產品。據業(yè)內人士透露，臺積電計畫投資1億美元，與國內DRAM業(yè)者共同開發(fā)Wide I/O 2及HBM芯片，而鈺創(chuàng)因為擁有不少DRAM專利及檢測良品晶粒（KGD）技術，所以可望獲得臺積電青睞并出線。
臺積電日前在開放創(chuàng)新平臺生態(tài)論壇中，已對外說明3D IC技術藍圖。去年提出的Wide I/O接口CoWoS技術已經進入量產，今年第2季提出的Wide I/O接口穿透晶體管堆疊（TTS）技術已將參考設計流程交付給客戶。臺積電計畫在2014年第4季將HBM接口導入高效能的繪圖芯片或FPGA等16納米芯片，2015年之后則進入Wide I/O 2世代。
下載文檔
