[導讀]2.5D矽中介層(Interposer)晶圓制造成本可望降低。半導體業(yè)界已研發(fā)出標準化的制程、設備及新型黏著劑，可確保矽中介層晶圓在薄化過程中不會發(fā)生厚度不一致或斷裂現(xiàn)象，并能順利從載具上剝離，有助提高整體生產(chǎn)良率，
2.5D矽中介層(Interposer)晶圓制造成本可望降低。半導體業(yè)界已研發(fā)出標準化的制程、設備及新型黏著劑，可確保矽中介層晶圓在薄化過程中不會發(fā)生厚度不一致或斷裂現(xiàn)象，并能順利從載具上剝離，有助提高整體生產(chǎn)良率，減少成本浪費。
2.5D矽中介層(Interposer)是一項全新的互連技術，可為不同應用提供諸多技術優(yōu)勢?，F(xiàn)階段，現(xiàn)場可編程閘陣列(FPGA)已為先進互補式金屬氧化物半導體(CMOS)矽中介層發(fā)展的驅動力，但實際上，矽中介層早已用于發(fā)光二極體(LED)和微機電系統(tǒng)(MEMS)等眾多應用領域。
多步驟晶圓制程助力矽中介層成本調降有譜
就2.5D矽中介層的優(yōu)點而言，其中一項最吸引人的是晶粒分割(Die Partitioning)技術。有別于系統(tǒng)單晶片(SoC)將邏輯、記憶體或射頻(RF)等不同的系統(tǒng)功能整合在單一元件的作法，矽中介層則采用模組化的方式，將不同的功能放在不同的晶粒上。由于銅制程的微凸塊(Micro Bump)和重分布層(Redistribution Layer)的關系，晶片與晶片之間透過矽中介層的互連，其電性特征與晶片內互連的特征非常相似，此可大幅降低功耗和提高頻寬。
不過，除了所有技術優(yōu)勢外，最重要的仍是成本因素。若要延伸矽中介層技術的使用性，關鍵前提是大幅降低成本。以下有幾個可降低矽中介層成本的方法。
第一種方法是用多晶矽(Polycrystalline Silicon)或玻璃取代單晶矽晶圓(Crystal Silicon Wafer)，可降低基板的成本；另一種方法是藉由加大基板的尺寸來降低成本。18寸晶圓和矩形面板都是有可能降低成本的方法，然而，兩種方法都會產(chǎn)生巨大的改變，且需要截然不同的制程產(chǎn)業(yè)體系。不過，其中一個可運用在現(xiàn)有晶圓制程體系最被看好的方法，是在晶圓級制程中產(chǎn)生更多制程步驟。
目前，一般的制程架構是先產(chǎn)出矽中介層晶片，然后將晶粒分別堆疊在中矽中介層上；在中介層上的晶片堆疊技術是晶片級整合的最后一個制程步驟。雖然這種已知良品晶片(Known Good Die)的制程極被看好，但也會產(chǎn)生很多制程問題。
首先，這樣大尺寸且很薄的矽中介層晶粒，它的弓形度(Bow)及撓曲度(Warp)就是一個很大的問題，不僅在晶粒處理時有難度，且對準和熱壓接合(Thermo-compression Bonding)也會相當困難。此外，后續(xù)的晶粒接合過程亦非常緩慢，因此也會產(chǎn)生昂貴的成本。一種較為明智的作法是用晶粒-晶圓級(C2W)整合的方式進行晶粒堆疊，這可加速制程周期；另一方面也可在晶片堆疊(如產(chǎn)生均溫板或散熱片)后進行晶圓級制程。
基于尺寸大小和成本因素的考慮，矽中介層晶圓的厚度要非常薄。目前，一般的厚度是100微米(μm)，已可符合大小的考慮。然而，矽穿孔(TSV)制程是一種可降低成本的主要作法；制作一個10微米×50微米TSV的成本會比制作一個10微米×100微米TSV低很多。
晶圓薄化可透過將矽中介層晶圓臨時接合到載具晶圓上，然后針對晶圓背面減薄則可完成。載具晶圓會有機械性支持的作用，避免晶圓發(fā)生斷裂現(xiàn)象，且會補償矽中介層晶圓內所需的應力。
減少晶圓的厚度是一種可降低矽中介層成本的方法，但在剝離制程(Debonding)后，厚度較薄的晶粒則在機械性穩(wěn)定度、應力和矽中介層晶粒的弓形度/撓曲度的處理上都有可能出現(xiàn)新的挑戰(zhàn)。其中，可以解決這些難題的方法是在薄薄的矽中介層晶圓，仍在載具晶圓上時即進行晶粒-晶圓級接合。隨后，其他步驟則可進行晶圓級制程。
晶粒-晶圓級整合是一個促成凸塊后置(Bump-last)整合架構的步驟。用膠合連接矽中介層的覆晶凸塊(C4 Bump)非常脆弱，同時在熱壓接合制程中容易脫離。不過在接合制程后才產(chǎn)生覆晶凸塊，則可完全避免凸塊脫離的風險。凸塊后置的形成亦會產(chǎn)生一個薄薄的黏著層，這可提升暫時接合制程的產(chǎn)量，同時也可減少黏著劑的用量和降低成本；再者，凸塊后置Bump Last的形成也代表凸塊的回焊(Reflow)溫度不會讓背面制程有所限制。
2.5D矽中介層(Interposer)是一項全新的互連技術，可為不同應用提供諸多技術優(yōu)勢?，F(xiàn)階段，現(xiàn)場可編程閘陣列(FPGA)已為先進互補式金屬氧化物半導體(CMOS)矽中介層發(fā)展的驅動力，但實際上，矽中介層早已用于發(fā)光二極體(LED)和微機電系統(tǒng)(MEMS)等眾多應用領域。
多步驟晶圓制程助力矽中介層成本調降有譜
就2.5D矽中介層的優(yōu)點而言，其中一項最吸引人的是晶粒分割(Die Partitioning)技術。有別于系統(tǒng)單晶片(SoC)將邏輯、記憶體或射頻(RF)等不同的系統(tǒng)功能整合在單一元件的作法，矽中介層則采用模組化的方式，將不同的功能放在不同的晶粒上。由于銅制程的微凸塊(Micro Bump)和重分布層(Redistribution Layer)的關系，晶片與晶片之間透過矽中介層的互連，其電性特征與晶片內互連的特征非常相似，此可大幅降低功耗和提高頻寬。
不過，除了所有技術優(yōu)勢外，最重要的仍是成本因素。若要延伸矽中介層技術的使用性，關鍵前提是大幅降低成本。以下有幾個可降低矽中介層成本的方法。
第一種方法是用多晶矽(Polycrystalline Silicon)或玻璃取代單晶矽晶圓(Crystal Silicon Wafer)，可降低基板的成本；另一種方法是藉由加大基板的尺寸來降低成本。18寸晶圓和矩形面板都是有可能降低成本的方法，然而，兩種方法都會產(chǎn)生巨大的改變，且需要截然不同的制程產(chǎn)業(yè)體系。不過，其中一個可運用在現(xiàn)有晶圓制程體系最被看好的方法，是在晶圓級制程中產(chǎn)生更多制程步驟。
目前，一般的制程架構是先產(chǎn)出矽中介層晶片，然后將晶粒分別堆疊在中矽中介層上；在中介層上的晶片堆疊技術是晶片級整合的最后一個制程步驟。雖然這種已知良品晶片(Known Good Die)的制程極被看好，但也會產(chǎn)生很多制程問題。
首先，這樣大尺寸且很薄的矽中介層晶粒，它的弓形度(Bow)及撓曲度(Warp)就是一個很大的問題，不僅在晶粒處理時有難度，且對準和熱壓接合(Thermo-compression Bonding)也會相當困難。此外，后續(xù)的晶粒接合過程亦非常緩慢，因此也會產(chǎn)生昂貴的成本。一種較為明智的作法是用晶粒-晶圓級(C2W)整合的方式進行晶粒堆疊，這可加速制程周期；另一方面也可在晶片堆疊(如產(chǎn)生均溫板或散熱片)后進行晶圓級制程。
基于尺寸大小和成本因素的考慮，矽中介層晶圓的厚度要非常薄。目前，一般的厚度是100微米(μm)，已可符合大小的考慮。然而，矽穿孔(TSV)制程是一種可降低成本的主要作法；制作一個10微米×50微米TSV的成本會比制作一個10微米×100微米TSV低很多。
晶圓薄化可透過將矽中介層晶圓臨時接合到載具晶圓上，然后針對晶圓背面減薄則可完成。載具晶圓會有機械性支持的作用，避免晶圓發(fā)生斷裂現(xiàn)象，且會補償矽中介層晶圓內所需的應力。
減少晶圓的厚度是一種可降低矽中介層成本的方法，但在剝離制程(Debonding)后，厚度較薄的晶粒則在機械性穩(wěn)定度、應力和矽中介層晶粒的弓形度/撓曲度的處理上都有可能出現(xiàn)新的挑戰(zhàn)。其中，可以解決這些難題的方法是在薄薄的矽中介層晶圓，仍在載具晶圓上時即進行晶粒-晶圓級接合。隨后，其他步驟則可進行晶圓級制程。
晶粒-晶圓級整合是一個促成凸塊后置(Bump-last)整合架構的步驟。用膠合連接矽中介層的覆晶凸塊(C4 Bump)非常脆弱，同時在熱壓接合制程中容易脫離。不過在接合制程后才產(chǎn)生覆晶凸塊，則可完全避免凸塊脫離的風險。凸塊后置的形成亦會產(chǎn)生一個薄薄的黏著層，這可提升暫時接合制程的產(chǎn)量，同時也可減少黏著劑的用量和降低成本；再者，凸塊后置Bump Last的形成也代表凸塊的回焊(Reflow)溫度不會讓背面制程有所限制。
下載文檔
