用創(chuàng)新方法跨越1x-nm晶片微縮挑戰(zhàn)

Soitec剛剛也宣布，該公司已經(jīng)能夠為28nm到10nm，甚至更小尺寸電晶體的微縮提供一種低風(fēng)險過渡方案。該公司是在已經(jīng)出貨的完全耗盡型(FD)晶圓中，預(yù)先加入了一層埋入式氧化層，能讓晶片制造商保留原有的設(shè)計，但卻能減少數(shù)個制程步驟，因而降低成本──這也是Soitec強(qiáng)調(diào)能抵銷FD晶圓較高成本的主要原因。

Soitec是憑借著核心的Smart Cut 轉(zhuǎn)層技術(shù)，來制造均勻的超薄覆蓋層，該技術(shù)憑借著可在晶圓結(jié)構(gòu)內(nèi)集成電晶體的特點，能讓晶片制造商更快速地量產(chǎn)。這種晶圓在氧化絕緣埋層上有一層高品質(zhì)的頂層矽──這兩層材料都已根據(jù)電晶體的幾何參數(shù)及電絕緣標(biāo)準(zhǔn)進(jìn)行了最佳化，不僅簡化CMOS制程，并可減少一些生產(chǎn)步驟，開辟新用途并提供降低成本的解決方案。

看來，Soitec所提出的解決方案，似乎能為最近動蕩的半導(dǎo)體產(chǎn)業(yè)，提供一個邁向次20nm及1x-nm過程中，遭遇挑戰(zhàn)時的一個思考方向。

半導(dǎo)體產(chǎn)業(yè)最近頗不平靜。稍早前，高通(Qualcomm)因臺積電(TSMC) 28nm產(chǎn)能不足而另尋伙伴，并宣布僅提供一種20nm制程。這隨后引發(fā)了英特爾高層Mark Bohr發(fā)言指稱無晶圓廠代工模式即將崩潰。美國版《EE Times》資深記者也撰文呼吁，大型無晶圓廠應(yīng)該考慮合資設(shè)立專用晶圓廠的可能性。

事實上，現(xiàn)在要去談晶圓專工模式是否難以為繼，或是Fabless們是否應(yīng)該集資成立自有晶??圓廠，都還太早了。從歷史經(jīng)驗來看，在轉(zhuǎn)向每一個新制程節(jié)點時，都會歷經(jīng)一段時間的陣痛期，然后才會趨于穩(wěn)定。

但這些聲音也凸顯出一個事實，即面對1x-nm甚至更加微縮的幾何尺寸時，所有參與這場競賽的業(yè)者，必須擁有十足的技術(shù)實力才能勝出。[!--empirenews.page--]事實上，整個半導(dǎo)體制造業(yè)為了邁向14nm及以下制程節(jié)點，都大力投入各種新技術(shù)的研究，以FinFET為例，除了英特爾，臺積電也長久投入研發(fā)，而且也打算自14nm起從基于塊狀矽(bulk CMOS)的平面制程正式轉(zhuǎn)向FinFET。因此，現(xiàn)在要下定論誰贏誰輸，都還為之過早。

Soitec企業(yè)行銷策略部資深副總裁王碩仁指出，晶片制造轉(zhuǎn)向FinFET是必然趨勢，所有主流晶片制造商都會去做，但重點是最終勝出的廠商是否仍會堅持使用原有技術(shù)？

王碩仁并未透露除了合作伙伴ST和IBM以外，究竟遇有哪些IDM或晶圓代工廠采用或有意愿采用其FD晶圓方案，但表示該公司正積極與所有的晶片制造業(yè)者接觸中。而且，“我們的3D FD方案預(yù)計也能讓FinFET比業(yè)界預(yù)估時程提早一年實現(xiàn)量產(chǎn)，”他表示。

與2D FD方案相同，3D FD方案也能減少至少約4~5個制程步驟，而且在1x-nm節(jié)點還有助于減少patterning數(shù)量，他指出。

Soitec已經(jīng)開始提供針對2D平面和3D FinFET電晶體的FD晶圓產(chǎn)品，目前意法半導(dǎo)體(ST)已開始在新的NovaThor應(yīng)用處理器采用其平面FD晶圓；而IBM則是為下一代伺服器晶片采用其最新的3D方案。