半導(dǎo)體制程再微縮 經(jīng)濟效益慘淡

晶圓代工大廠臺積電(TSMC)資深研發(fā)副總裁蔣尚義(Shang-Yi Chiang)在日前于美國舉行的ARM技術(shù)論壇(TechCon)上表示，在接下來十年以FinFET技術(shù)持續(xù)進行半導(dǎo)體制程微縮的途徑是清晰可見的，可直達 7nm節(jié)點;但在 7nm節(jié)點以下，半導(dǎo)體制程微縮的最大挑戰(zhàn)來自于經(jīng)濟，并非技術(shù)。
蔣尚義表示，他有信心半導(dǎo)體產(chǎn)業(yè)將在接下來十年找到克服7nm以下節(jié)點技術(shù)障礙的解決方案;但也指出，新技術(shù)雖然能實現(xiàn)7nm以下節(jié)點制程芯片量產(chǎn)，卻可能得付出高昂代價：“當(dāng)制程節(jié)點演進，我們也看到晶圓制造價格比前一代制程增加了許多。”
在ARM技術(shù)論壇的另一場專題演說中，EDA供貨商Cadence Design Systems旗下Silicon Realization部門的資深研發(fā)副總裁徐季平(Chi-Ping Hsu)，演示文稿了半導(dǎo)體制程從32/28nm節(jié)點過渡到22/20nm節(jié)點的制程技術(shù)研發(fā)成本增加幅度;他舉例指出，如果32/28nm節(jié)點需成本是12億美元，來到22/20nm節(jié)點，該成本規(guī)模將增加至21至30億美元。
至于芯片設(shè)計成本，則會從32nm節(jié)點所需的5,000萬至9,000萬美元，在22nm節(jié)點增加至1.2億至5億美元。徐季平并指出，在32nm節(jié)點，芯片銷售量需要達到3,000至4,000萬顆，才能打平成本;但到了20nm節(jié)點，該門檻會提高至6,000萬至1億顆。
FinFET是一種 3D晶體管技術(shù)，目前正初步獲得芯片制造商的采用;大廠英特爾(Intel)則是將其3D晶體管技術(shù)稱為“三閘(tri-gate)”，業(yè)界預(yù)計該公司將在今年底推出采用3D晶體管技術(shù)所生產(chǎn)的22nm芯片樣品。蔣尚義表示，22nm節(jié)點會是半導(dǎo)體產(chǎn)業(yè)采用平面晶體管技術(shù)(planar transistor)的最后一個時代：“在此之后，該技術(shù)就會功成身退。”