借力ISDA聯(lián)盟　ST自創(chuàng)28奈米制程明年量產(chǎn)

半導體市場自2012年開始將進入28奈米產(chǎn)品傾巢而出的階段，為強化產(chǎn)品競爭力，整合元件制造商(IDM)意法半導體(STMicroelectronics)已藉由加入半導體技術聯(lián)盟的方式，研發(fā)出專屬的28奈米制程技術，并預計于明年底開始量產(chǎn)。

意法半導體資深執(zhí)行副總裁暨技術長Jean-Marc Chery表示，該公司獨有的半導體制程技術，不論效能或成本效益均極出色。
意法半導體資深執(zhí)行副總裁暨技術長Jean-Marc Chery表示，為持續(xù)掌握更先進的制程技術，該公司先前已加入PreT0與ISDA兩大互補式金屬氧化物半導體(CMOS)技術聯(lián)盟，前者主要專注于先進CMOS技術研究；后者則致力于32、28與20奈米(nm)以下基體(Bulk)與低功耗(LP)技術開發(fā)，藉此即時獲得可實際量產(chǎn)的先進半導體技術。

目前意法半導體以在ISDA聯(lián)盟的技術基礎上，自行發(fā)展出新的28奈米CMOS制程技術，包括28奈米閘極優(yōu)先(Gate First)CMOS28LP與FD-SOI。Chery指出，在ISDA聯(lián)盟的技術中，為了讓晶片擁有低功耗與高效能，得分別采用LP與GP電晶體制程平臺，導致廠商得花費更大的成本，且采用低功耗制程的中央處理器(CPU)，雖然泄漏功耗較低，但在高效運行時功耗卻會隨之提升，而采用快速制程的CPU在待機時泄漏功耗較高；而意法半導體的Gate First與FD-SOI技術則可解決上述問題，且產(chǎn)品還具備較低成本的特性。

Chery透露，意法半導體自行研發(fā)的28奈米制程，預計將于2012年初開始試產(chǎn)，預計明年底即可上線量產(chǎn)，主要將先用于應用處理器的生產(chǎn)。至于制造產(chǎn)能，初期將以意法半導體自家晶圓廠為主，待未來需求量攀升后再和臺積電展開合作，藉委外代工擴增產(chǎn)能。

另外，在20奈米節(jié)點以下的關鍵技術除FD-SOI外，還包括鰭式場效電晶體(FinFET)，Chery認為，20奈米以下的制程技術已不同以往，將遭遇電晶體架構與微影技術難題，業(yè)者需要有更大的技術改變與新的制程設備，也因此三維(3D)電晶體堆疊的FinFET與2D電晶體加上FD-SOI技術遂被提出，而意法半導體在28奈米即率先采用FD-SOI，所以，未來發(fā)展20奈米以下制程技術時，該公司將可更順利解決技術難關。

據(jù)了解，目前在邏輯元件有能力采用FinFET的業(yè)者主要包括英特爾(Intel)、臺積電，以及ISDA聯(lián)盟中的意法半導體、三星(Samsung)和IBM。