先進(jìn)制程慢熱 臺(tái)積電轉(zhuǎn)攻3D IC
[導(dǎo)讀]20和14奈米先進(jìn)制程的極紫外光微影(EUV)制程與多重電子束(MEB)無(wú)光罩微影技術(shù)尚未完備，且生產(chǎn)成本仍大幅超出市場(chǎng)預(yù)期，量產(chǎn)時(shí)程延緩將在所難免。因此，在先進(jìn)制程技術(shù)面臨關(guān)卡之際，臺(tái)積電積極鎖定三維晶片(3D IC)商
20和14奈米先進(jìn)制程的極紫外光微影(EUV)制程與多重電子束(MEB)無(wú)光罩微影技術(shù)尚未完備，且生產(chǎn)成本仍大幅超出市場(chǎng)預(yù)期，量產(chǎn)時(shí)程延緩將在所難免。因此，在先進(jìn)制程技術(shù)面臨關(guān)卡之際，臺(tái)積電積極鎖定三維晶片(3D IC)商機(jī)，并展開(kāi)關(guān)鍵的矽穿孔(TSV)技術(shù)布局，以進(jìn)一步擴(kuò)大晶圓代工范疇與獲利來(lái)源。
臺(tái)積電先進(jìn)模組技術(shù)發(fā)展資深處長(zhǎng)余振華表示，未來(lái)3D IC的設(shè)計(jì)挑戰(zhàn)包括矽穿孔制程、薄晶圓處理與提升已知良裸晶的比率，要進(jìn)入量產(chǎn)仍有一段長(zhǎng)遠(yuǎn)的路要走。
臺(tái)積電研發(fā)副總經(jīng)理林本堅(jiān)表示，臺(tái)積電一直戮力推升制程技術(shù)來(lái)維持摩爾定律的步調(diào)，目前28奈米采用的光微影制程已可在每個(gè)關(guān)鍵層上進(jìn)行多重曝光(Multple Patterning)，進(jìn)而降低成本及提高設(shè)計(jì)彈性。然而，就臺(tái)積電原先規(guī)畫(huà)每?jī)赡昙醋呷胂乱淮瞥痰哪_步而言，28奈米要在2011年邁開(kāi)量產(chǎn)步伐已有所延宕。主因在于全球半導(dǎo)體產(chǎn)業(yè)在下半年陷入一團(tuán)景氣迷霧，影響廠商投片意愿趨向保守，故預(yù)計(jì)28奈米在今年第四季僅可小幅試產(chǎn)，明年初高通(Qualcomm)、Altera、賽靈思(Xilinx)及NVIDIA訂單陸續(xù)到位后才能進(jìn)入量產(chǎn)。
林本堅(jiān)也透露，針對(duì)20和14奈米先進(jìn)制程應(yīng)用的EUV及MEB工具估計(jì)在2012～2013年方能完備，目前20奈米晶圓試產(chǎn)仍須透過(guò)多重曝光技術(shù)，致使成本加劇且效率減半，在2013年步入量產(chǎn)的進(jìn)度明顯落后。再加上14奈米晶圓將以EUV或MEB技術(shù)產(chǎn)出仍未做出最終決定，而試產(chǎn)結(jié)果每小時(shí)曝光量更低于一百片的期望值約十倍，成本遠(yuǎn)高于市場(chǎng)可接受度，故原訂于2015年啟動(dòng)量產(chǎn)的計(jì)劃亦難以達(dá)標(biāo)。
在先進(jìn)制程頻頻碰壁之下，臺(tái)積電亟欲掌握3D IC蓄勢(shì)待發(fā)的商機(jī)，并藉晶圓廠的整合能力將觸角伸及封裝領(lǐng)域，以填補(bǔ)未來(lái)營(yíng)收因先進(jìn)制程導(dǎo)入速度不如預(yù)期的空缺。臺(tái)積電先進(jìn)模組技術(shù)發(fā)展資深處長(zhǎng)余振華指出，行動(dòng)裝置輕薄短小的設(shè)計(jì)風(fēng)潮，已帶動(dòng)晶片架構(gòu)的典范轉(zhuǎn)移，逐步朝System Scaling的立體堆疊形式發(fā)展，以提高效能并縮減占位空間；而臺(tái)積電正積極發(fā)展3D IC架構(gòu)的關(guān)鍵技術(shù)--矽穿孔，并結(jié)合現(xiàn)有的晶圓級(jí)封裝(WLP)與可堆疊式封裝(PoP)打造完整的3D IC流程解決方案，進(jìn)一步瞄準(zhǔn)未來(lái)行動(dòng)裝置及云端設(shè)備對(duì)3D IC的殷切需求，搶先卡位市場(chǎng)商機(jī)。
值得一提的是，關(guān)于3D IC的生產(chǎn)流程須在前端晶圓代工制程進(jìn)行穿孔，亦或在后端封裝(OSAT)制程才執(zhí)行，仍處在一片激烈的唇槍舌戰(zhàn)中。余振華認(rèn)為，在晶圓代工階段即導(dǎo)入矽穿孔制程，對(duì)晶片業(yè)者來(lái)說(shuō)較具競(jìng)爭(zhēng)力，因?yàn)榫A廠對(duì)整個(gè)晶片設(shè)計(jì)的掌握度較佳且新投入設(shè)備成本較少，能快速完成IC與銅線的立體疊合，藉以滿足客戶控管生產(chǎn)成本及加快產(chǎn)品上市時(shí)程的考量。此外，晶片走入更先進(jìn)制程后，更薄、更小的體積也將拉高矽穿孔的技術(shù)門檻，屆時(shí)，封裝廠勢(shì)必要投入更多設(shè)備，加諸大量成本于產(chǎn)出流程中，將與客戶的成本考量大相逕庭。
囿于臺(tái)積電積極拓展業(yè)務(wù)范疇，亦已引起封裝廠對(duì)其踩進(jìn)地盤的疑慮，一場(chǎng)3D IC的競(jìng)賽醞釀開(kāi)打。日月光總經(jīng)理唐和明強(qiáng)調(diào)，3D IC雖被視為未來(lái)晶片發(fā)展趨勢(shì)，但目前整個(gè)供應(yīng)鏈尚未明朗，預(yù)期要到2013年才望導(dǎo)入量產(chǎn)，因此現(xiàn)在討論封裝形式言猶過(guò)早。況且3D IC的全新架構(gòu)帶來(lái)極大改變，并非僅著眼于前端或后端制程執(zhí)行矽穿孔，關(guān)鍵在于晶圓代工廠、元件整合制造商(IDM)及封裝廠如何創(chuàng)造新的垂直合作關(guān)系，簡(jiǎn)而言之，人人皆可望分一杯羹。
臺(tái)積電先進(jìn)模組技術(shù)發(fā)展資深處長(zhǎng)余振華表示，未來(lái)3D IC的設(shè)計(jì)挑戰(zhàn)包括矽穿孔制程、薄晶圓處理與提升已知良裸晶的比率，要進(jìn)入量產(chǎn)仍有一段長(zhǎng)遠(yuǎn)的路要走。
臺(tái)積電研發(fā)副總經(jīng)理林本堅(jiān)表示，臺(tái)積電一直戮力推升制程技術(shù)來(lái)維持摩爾定律的步調(diào)，目前28奈米采用的光微影制程已可在每個(gè)關(guān)鍵層上進(jìn)行多重曝光(Multple Patterning)，進(jìn)而降低成本及提高設(shè)計(jì)彈性。然而，就臺(tái)積電原先規(guī)畫(huà)每?jī)赡昙醋呷胂乱淮瞥痰哪_步而言，28奈米要在2011年邁開(kāi)量產(chǎn)步伐已有所延宕。主因在于全球半導(dǎo)體產(chǎn)業(yè)在下半年陷入一團(tuán)景氣迷霧，影響廠商投片意愿趨向保守，故預(yù)計(jì)28奈米在今年第四季僅可小幅試產(chǎn)，明年初高通(Qualcomm)、Altera、賽靈思(Xilinx)及NVIDIA訂單陸續(xù)到位后才能進(jìn)入量產(chǎn)。
林本堅(jiān)也透露，針對(duì)20和14奈米先進(jìn)制程應(yīng)用的EUV及MEB工具估計(jì)在2012～2013年方能完備，目前20奈米晶圓試產(chǎn)仍須透過(guò)多重曝光技術(shù)，致使成本加劇且效率減半，在2013年步入量產(chǎn)的進(jìn)度明顯落后。再加上14奈米晶圓將以EUV或MEB技術(shù)產(chǎn)出仍未做出最終決定，而試產(chǎn)結(jié)果每小時(shí)曝光量更低于一百片的期望值約十倍，成本遠(yuǎn)高于市場(chǎng)可接受度，故原訂于2015年啟動(dòng)量產(chǎn)的計(jì)劃亦難以達(dá)標(biāo)。
在先進(jìn)制程頻頻碰壁之下，臺(tái)積電亟欲掌握3D IC蓄勢(shì)待發(fā)的商機(jī)，并藉晶圓廠的整合能力將觸角伸及封裝領(lǐng)域，以填補(bǔ)未來(lái)營(yíng)收因先進(jìn)制程導(dǎo)入速度不如預(yù)期的空缺。臺(tái)積電先進(jìn)模組技術(shù)發(fā)展資深處長(zhǎng)余振華指出，行動(dòng)裝置輕薄短小的設(shè)計(jì)風(fēng)潮，已帶動(dòng)晶片架構(gòu)的典范轉(zhuǎn)移，逐步朝System Scaling的立體堆疊形式發(fā)展，以提高效能并縮減占位空間；而臺(tái)積電正積極發(fā)展3D IC架構(gòu)的關(guān)鍵技術(shù)--矽穿孔，并結(jié)合現(xiàn)有的晶圓級(jí)封裝(WLP)與可堆疊式封裝(PoP)打造完整的3D IC流程解決方案，進(jìn)一步瞄準(zhǔn)未來(lái)行動(dòng)裝置及云端設(shè)備對(duì)3D IC的殷切需求，搶先卡位市場(chǎng)商機(jī)。
值得一提的是，關(guān)于3D IC的生產(chǎn)流程須在前端晶圓代工制程進(jìn)行穿孔，亦或在后端封裝(OSAT)制程才執(zhí)行，仍處在一片激烈的唇槍舌戰(zhàn)中。余振華認(rèn)為，在晶圓代工階段即導(dǎo)入矽穿孔制程，對(duì)晶片業(yè)者來(lái)說(shuō)較具競(jìng)爭(zhēng)力，因?yàn)榫A廠對(duì)整個(gè)晶片設(shè)計(jì)的掌握度較佳且新投入設(shè)備成本較少，能快速完成IC與銅線的立體疊合，藉以滿足客戶控管生產(chǎn)成本及加快產(chǎn)品上市時(shí)程的考量。此外，晶片走入更先進(jìn)制程后，更薄、更小的體積也將拉高矽穿孔的技術(shù)門檻，屆時(shí)，封裝廠勢(shì)必要投入更多設(shè)備，加諸大量成本于產(chǎn)出流程中，將與客戶的成本考量大相逕庭。
囿于臺(tái)積電積極拓展業(yè)務(wù)范疇，亦已引起封裝廠對(duì)其踩進(jìn)地盤的疑慮，一場(chǎng)3D IC的競(jìng)賽醞釀開(kāi)打。日月光總經(jīng)理唐和明強(qiáng)調(diào)，3D IC雖被視為未來(lái)晶片發(fā)展趨勢(shì)，但目前整個(gè)供應(yīng)鏈尚未明朗，預(yù)期要到2013年才望導(dǎo)入量產(chǎn)，因此現(xiàn)在討論封裝形式言猶過(guò)早。況且3D IC的全新架構(gòu)帶來(lái)極大改變，并非僅著眼于前端或后端制程執(zhí)行矽穿孔，關(guān)鍵在于晶圓代工廠、元件整合制造商(IDM)及封裝廠如何創(chuàng)造新的垂直合作關(guān)系，簡(jiǎn)而言之，人人皆可望分一杯羹。
下載文檔
