22nm亂世之最后懸念:多角度看Finfet等四種技術(shù)優(yōu)劣對(duì)比

在向22/20nm節(jié)點(diǎn)制程攀登的過(guò)程中，半導(dǎo)體技術(shù)研發(fā)者們似乎紛紛準(zhǔn)備在這一節(jié)點(diǎn)推出新形態(tài)的晶體管結(jié)構(gòu)技術(shù)。這方面做得比較出彩的有Intel，他們不久前正式公布將在22nm制程節(jié)點(diǎn)啟用三 柵晶體管技術(shù)，并因此而博得了許多人的關(guān)注。不過(guò)，其它公司、機(jī)構(gòu)的研發(fā)人員同時(shí)也在不斷推進(jìn)三柵晶體管的同類-Finfet技術(shù)的開(kāi)發(fā)工作。與之形成鮮 明對(duì)比的是，包括ARM, 以及有濃厚AMD背景的Globalfoundries在內(nèi)的歐洲半導(dǎo)體技術(shù)組織，則在大力推廣全耗盡型SOI，即FDSOI技術(shù)。另外，最近一家名不見(jiàn) 經(jīng)傳的新興公司Suvolta則聯(lián)合富士通公司推出了第三種晶體管技術(shù)方案。當(dāng)然，最后我們也不能忘記臺(tái)積電已經(jīng)表態(tài)會(huì)在20nm節(jié)點(diǎn)繼續(xù)使用常規(guī)的平面 型晶體管技術(shù)。

雖然說(shuō)有關(guān)的話題對(duì)器件設(shè)計(jì)者而言很有吸引力，而對(duì)芯片設(shè)計(jì)者來(lái)說(shuō)則表面上看似乎并不與其本職工作有什么必要的聯(lián)系。但大家不要忘記，晶體管的設(shè)計(jì)技術(shù)會(huì) 對(duì)許多下游因素，包括從功能單元的設(shè)計(jì)到物理層設(shè)計(jì)，乃至到邏輯層設(shè)計(jì)過(guò)程造成影響，并最終影響到芯片的功耗和時(shí)序，而這些因素則是芯片設(shè)計(jì)者們必須關(guān)注 的重要項(xiàng)目。

為什么要對(duì)晶體管結(jié)構(gòu)技術(shù)進(jìn)行變革？

制程工程師們?yōu)槭裁匆兏铿F(xiàn)有的晶體管結(jié)構(gòu)技術(shù)呢？簡(jiǎn)單來(lái)說(shuō)，原因在于所謂的短溝道效應(yīng)（SCE: short-channel effects）.為了跟上摩爾定律的腳步，人們不得不不斷縮短MOSFET場(chǎng)效應(yīng)管溝道的長(zhǎng)度。這樣做有可以增加芯片的管芯密度，增加MOSFET的開(kāi) 關(guān)速度等等好處。然而，溝道長(zhǎng)度的縮短卻會(huì)帶來(lái)許多其它的負(fù)面效應(yīng)?？偟脕?lái)看，造成這些負(fù)面效應(yīng)的原因多數(shù)可以總結(jié)成這樣一句話：隨著器件溝道長(zhǎng)度的縮 短，漏極與源極的距離也隨之縮短，這樣一來(lái)柵極對(duì)溝道的控制能力變差，柵極電壓夾斷(pinch off)溝道的難度也越來(lái)越大（如圖1），如此便使亞閥值漏電（Subthrehhold leakage）現(xiàn)象更容易發(fā)生。



其實(shí)，人們?cè)缭?0nm節(jié)點(diǎn)便已經(jīng)開(kāi)始向短溝道效應(yīng)宣戰(zhàn)。而后來(lái)大行其道的HKMG技術(shù)推出的目的之一也正是為了在增強(qiáng)柵極對(duì)溝道電流的控制能力的前提 下，盡量地減小柵極的漏電流。不過(guò)到22nm節(jié)點(diǎn)，短溝道效應(yīng)愈發(fā)嚴(yán)重，僅僅依靠HKMG和過(guò)去的技術(shù)，而不對(duì)傳統(tǒng)平面型晶體管的結(jié)構(gòu)作出變動(dòng)，已經(jīng)無(wú)法 滿足要求，無(wú)法在保證器件性能達(dá)標(biāo)的同時(shí)，對(duì)器件的漏電進(jìn)行足夠的限制。用一位專家的話說(shuō)：“HKMG解決了柵極漏電的問(wèn)題，現(xiàn)在我們需要處理的則是溝道 漏電的問(wèn)題。”

繼續(xù)走平面型晶體管的老路嗎？

不過(guò)并不是所有的人都認(rèn)為傳統(tǒng)的平面型晶體管已經(jīng)走到了窮途末路。臺(tái)積電便是其中的一員，今年2月份，他們?cè)?jīng)表示將在20nm制程節(jié)點(diǎn)繼續(xù)使用平面型晶 體管結(jié)構(gòu)，而Globalfoundries則也有類似的計(jì)劃。關(guān)于這種立場(chǎng)的對(duì)錯(cuò)，業(yè)內(nèi)的爭(zhēng)論頗多。設(shè)計(jì)者們對(duì)短溝道效應(yīng)及其危害是非常熟悉的。在 20nm節(jié)點(diǎn)，短溝道效應(yīng)造成的漏電和門(mén)限電壓變差現(xiàn)象也許會(huì)比28nm節(jié)點(diǎn)更加嚴(yán)重，不過(guò)設(shè)計(jì)者們也有對(duì)付這種問(wèn)題的辦法，比如在設(shè)計(jì)時(shí)采取嚴(yán)格的電源 管理技術(shù)，使用容差電路，統(tǒng)計(jì)時(shí)序分析法等等。而當(dāng)所有這些問(wèn)題出現(xiàn)時(shí)，作為芯片代工方的臺(tái)積電或Globalfoundries必然會(huì)要求他們的客戶， 如FPGA廠商，網(wǎng)絡(luò)芯片廠商，ARM等向其芯片中加入這些彌補(bǔ)性的電路設(shè)計(jì)。

對(duì)此持懷疑論的芯片廠商并不在少數(shù)。比如Novellus公司的副總裁Girish Dixit就表示：“臺(tái)積電宣稱他們會(huì)在20nm節(jié)點(diǎn)制程使用替換型金屬柵技術(shù)（即常說(shuō)的Gatelast HKMG）+傳統(tǒng)平面型晶體管的技術(shù)組合，不過(guò)這種計(jì)劃恐怕會(huì)發(fā)生一些變故。雖然HKMG技術(shù)具備控制漏電的能力，但是由于仍然采用傳統(tǒng)的平面型晶體管技 術(shù)，因此其Ion/Ioff性能難免相對(duì)低下?！比绻_(tái)積電的客戶發(fā)現(xiàn)這些采用傳統(tǒng)平面型晶體管技術(shù)制作的芯片在效能方面處于不利的地位，那么他們完全有 可能逼迫臺(tái)積電提前在20nm節(jié)點(diǎn)啟用Finfet技術(shù)。在移動(dòng)設(shè)備用芯片市場(chǎng)，這種情況是最有可能發(fā)生的，因?yàn)橐訟RM為首的芯片設(shè)計(jì)合作伙伴們需要面 對(duì)的是采用三柵技術(shù)的22nm制程Intel的同類型Atom產(chǎn)品。

Finfet的崛起：

十多年前，技術(shù)人員便已經(jīng)開(kāi)始研究與Finfet以及其它與下一代晶體管結(jié)構(gòu)技術(shù)有關(guān)的技術(shù)，不過(guò)今年5月份，Intel將這項(xiàng)技術(shù)從陽(yáng)春白雪的研究室搬 到了面向市場(chǎng)和公眾的大舞臺(tái)上。雖然他們讓三柵技術(shù)走向前臺(tái)的動(dòng)機(jī)未必純潔--從很大程度上看是為了在移動(dòng)設(shè)備芯片市場(chǎng)向ARM陣營(yíng)施壓，而不是為了改善 電路設(shè)計(jì)，減小半導(dǎo)體器件信噪比，推動(dòng)半導(dǎo)體技術(shù)向前發(fā)展等冠冕堂皇的目的。

從本質(zhì)上說(shuō)，Intel口中所謂前無(wú)古人的三柵技術(shù)，在業(yè)內(nèi)專家的眼里看來(lái)其實(shí)就是一種徹頭徹尾的Finfet技術(shù)，其與人們已經(jīng)研究了十多年的 Finfet并沒(méi)有本質(zhì)的區(qū)別。一位專家表示：“其實(shí)業(yè)內(nèi)所有的廠商都在開(kāi)發(fā)Finfet技術(shù)，兩者唯一的區(qū)別就是Intel的那一套鼓動(dòng)人心的說(shuō)辭?！?br>
總的來(lái)看，其實(shí)包括Finfet在內(nèi)的所有下一代晶體管結(jié)構(gòu)技術(shù)，其革新的思路都是基于全耗盡型溝道的理念。簡(jiǎn)單地說(shuō)，全耗盡溝道技術(shù)令柵極對(duì)溝道處形成 電場(chǎng)的控制能力大為增強(qiáng)，在柵極的控制下，當(dāng)器件需要處于關(guān)閉狀態(tài)下時(shí)，溝道中所有的載流子均會(huì)被耗盡，這樣溝道將不再具備任何導(dǎo)電能力，也就意味著晶體 管漏源極導(dǎo)電通路的徹底關(guān)閉。

那么全耗盡溝道技術(shù)又是如何做到這一點(diǎn)的呢？在傳統(tǒng)的部分耗盡型平面晶體管中，由于漏源極與硅襯底形成反偏的PN結(jié)結(jié)構(gòu)，因此其周圍有耗盡層結(jié)構(gòu)存在，加 上溝道的深度有限，這樣溝道處的電場(chǎng)就會(huì)受到這些因素的干擾而偏離理想的狀態(tài)。要解決這個(gè)問(wèn)題，可以采用令溝道區(qū)域的硅膜厚度極薄，薄到與溝道的深度相 同，并且拉大溝道與漏極反偏結(jié)的距離的方法，來(lái)構(gòu)造全耗盡型的溝道區(qū)。

新一代晶體管技術(shù)：Finfet

Finfet的解決方法是另溝道從硅襯底表面豎起，形成垂直型的溝道結(jié)構(gòu)（又被人們形象地稱為Fin-鰭片），然后再在鰭片表面構(gòu)造柵極。Finfet的鰭片厚度極?。ㄈ鐖D2），且其凸出的三個(gè)面均為受控面，受到柵極的控制。這樣，柵極就可以較為容易的在溝道區(qū)構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。



Finfet器件實(shí)現(xiàn)了從130nm節(jié)點(diǎn)人們便一直夢(mèng)寐以求的極高伏安性能。但是這種技術(shù)同時(shí)也帶來(lái)了新的問(wèn)題。如何制造符合要求的Finfet器件便是 難題之一。應(yīng)用材料公司的高管Klaus Schuegraf為此警告稱：“如何制作Finfet的鰭片結(jié)構(gòu)，以及如何在后續(xù)的制程工序中保持鰭片的完整性是一項(xiàng)非常困難的任務(wù)。你必須解決如何完 成高深寬比結(jié)構(gòu)的蝕刻，如何將雜質(zhì)均勻地?fù)诫s到三維表面，如何在鰭片上生成復(fù)雜多層結(jié)構(gòu)的柵極，并且保證柵極的形狀與鰭片完全貼合等等問(wèn)題。要解決這些問(wèn) 題，就必須對(duì)材料，生產(chǎn)設(shè)備進(jìn)行改進(jìn)。雖然用于制造Finfet器件的掩膜板數(shù)量并不會(huì)增加很多，但是制造工序的數(shù)量則一定會(huì)增加?！盵!--empirenews.page--]

Finfet給芯片設(shè)計(jì)者帶來(lái)的新問(wèn)題：

不僅如此，芯片的設(shè)計(jì)者們也會(huì)遇到一些新問(wèn)題。在Finfet設(shè)計(jì)的電路中，鰭片的寬度將會(huì)是電路中最小的制程尺寸參數(shù)。在目前的光刻技術(shù)條件下，為了形 成鰭片結(jié)構(gòu)，就必須使用雙重成像技術(shù)（具體點(diǎn)說(shuō)，很可能是采用SADP自對(duì)準(zhǔn)雙重成像工藝）。而據(jù)Schuegraf介紹，雙重成像技術(shù)的實(shí)現(xiàn)要求芯片設(shè) 計(jì)者在設(shè)計(jì)芯片時(shí)采用非常嚴(yán)格的設(shè)計(jì)準(zhǔn)則。Intel器件研發(fā)部門(mén)的經(jīng)理Mike Mayberry則稱：“大部分設(shè)計(jì)準(zhǔn)則都是為了改善對(duì)光刻工藝的兼容性而設(shè)置的。一旦你學(xué)會(huì)如何設(shè)計(jì)22nm節(jié)點(diǎn)電路Layout，那么在面對(duì)三柵時(shí)你 只需要注意留心少量專設(shè)的設(shè)計(jì)準(zhǔn)則即可?！?br>
對(duì)電路設(shè)計(jì)者而言，F(xiàn)infet技術(shù)也會(huì)帶來(lái)一些變化。其中最明顯的變化之一是，在試圖增大管子的驅(qū)動(dòng)能力時(shí)，過(guò)去簡(jiǎn)單增加線路寬度的方法在三柵中已不再 適用，F(xiàn)infet器件中鰭片的高度和寬度必須保持不變，而以增加鰭片數(shù)量的方法，來(lái)增加器件的驅(qū)動(dòng)能力。這是由于芯片中所有鰭片的高度尺寸都必須由同一 次拋光工序來(lái)進(jìn)行定義，無(wú)法對(duì)個(gè)別鰭片的高度進(jìn)行拔高或降低處理。

而鰭片的寬度尺寸也有類似的情形。Dixit介紹說(shuō)，鰭寬無(wú)法自由調(diào)節(jié)的原因并不僅是由于光刻技術(shù)方面的限制，鰭寬的增加還會(huì)影響到MOSFET門(mén)限電壓的變化.如果你試圖增加鰭片的寬度來(lái)增加器件的驅(qū)動(dòng)電流，那么器件的門(mén)限電壓也會(huì)發(fā)生改變。

反過(guò)來(lái)看，這也意味著在Finfet的制造過(guò)程中必須保證鰭片的寬度和高度必須保持一致，否則便會(huì)對(duì)器件的門(mén)限電壓等性能參數(shù)造成影響，導(dǎo)致電路中各個(gè)晶體管的性能參數(shù)彼此差異過(guò)大。

要增加器件的驅(qū)動(dòng)能力，你只能采用增加并聯(lián)的鰭片數(shù)量的方法來(lái)達(dá)到目的。而由于每個(gè)鰭片傳輸?shù)碾娏魇且粋€(gè)固定值，這也意味著器件驅(qū)動(dòng)能力只能以這一定值為 單位進(jìn)行增減，這對(duì)電路設(shè)計(jì)者，尤其是一些定制型模擬電路的設(shè)計(jì)者而言顯然是一個(gè)令人不快的限制。不過(guò)Intel看起來(lái)似乎并沒(méi)有因此而感到擔(dān)心，他們表 示：“我們已經(jīng)針對(duì)開(kāi)關(guān)型和放大器型兩種應(yīng)用，對(duì)我們的三柵電路進(jìn)行了調(diào)整。因此我們認(rèn)為只有在極少數(shù)的情況下，才需要對(duì)電路設(shè)計(jì)進(jìn)行調(diào)整。”

相比之下，其它的業(yè)內(nèi)專家在這方面的態(tài)度則顯得悲觀許多，比如IMEC組織的執(zhí)行副總裁Ludo Deferm就表示說(shuō)：“要得到較高的驅(qū)動(dòng)電流，你必須將多個(gè)鰭片并聯(lián)在一起，這就需要在多個(gè)Finfet之間設(shè)置互聯(lián)線路。但是在高頻條件下工作時(shí)，由 互連線造成的電路電阻增加則會(huì)影響到電路的性能?！?br>
FDSOI：通向全耗盡型溝道的另一條路

面對(duì)Finfet帶來(lái)的新問(wèn)題，F(xiàn)DSOI的支持者們找到了機(jī)會(huì)，他們宣稱FDSOI可以在達(dá)到同樣性能水平的條件下解決Finfet的這些問(wèn)題。從外表 上看，F(xiàn)DSOI晶體管與傳統(tǒng)的部分耗盡式平面型晶體管（PDSOI）并沒(méi)有太大的區(qū)別，前者仍然采用平面型的結(jié)構(gòu)，不過(guò)FDSOI中最頂層，即位于埋入 式氧化層結(jié)構(gòu)頂部的硅膜厚度相比傳統(tǒng)的PDSOI要減薄了許多。FDSOI擁有許多顯見(jiàn)的優(yōu)勢(shì)，比如器件的結(jié)構(gòu)形式相比傳統(tǒng)平面型晶體管基本變化不大，消 除了PDSOI因浮體效應(yīng)（Floating body）所導(dǎo)致的記憶效應(yīng)（電荷會(huì)在浮體結(jié)構(gòu)中累積，導(dǎo)致浮體電位的增加，從而導(dǎo)致門(mén)限電壓的變化）。另外，據(jù)法國(guó)半導(dǎo)體廠商Leti的高管 Olivier Faynot 宣稱，F(xiàn)DSOI相比對(duì)手的技術(shù)而言，晶體管性能可以提升60%，或者器件的功耗可以降低50%。

也許FDSOI的優(yōu)點(diǎn)中最明顯的就是門(mén)限電壓的控制方面。由于FDSOI采用的是無(wú)雜質(zhì)摻雜的純硅溝道設(shè)計(jì)方案，因此電路中各個(gè)MOSFET其溝道的雜質(zhì) 摻雜濃度不會(huì)存在相互的變差，而溝道雜質(zhì)摻雜濃度的變差，則會(huì)導(dǎo)致MOSFET器件門(mén)限電壓的變差。而這個(gè)問(wèn)題在Finfet和傳統(tǒng)平面型晶體管器件中則 同樣存在。更進(jìn)一步看，當(dāng)需要采取多門(mén)限電壓設(shè)計(jì)時(shí)，F(xiàn)infet和傳統(tǒng)平面型晶體管必須通過(guò)改變溝道雜質(zhì)摻雜濃度的方式來(lái)改變器件的門(mén)限電壓，而在常規(guī) 平面型晶體管中，要實(shí)現(xiàn)這種調(diào)節(jié)的難度甚大，對(duì)Finfet而言，則目前幾乎無(wú)法實(shí)現(xiàn)這種調(diào)節(jié)。而在FDSOI中，則可以通過(guò)向埋入式氧化層底部的硅襯底 施加電壓，來(lái)起到動(dòng)態(tài)地改變門(mén)限電壓的目的。

當(dāng)然，F(xiàn)DSOI也不是完美無(wú)暇，這項(xiàng)技術(shù)主要有三個(gè)缺點(diǎn)。首先，F(xiàn)DSOI晶圓的成本要比傳統(tǒng)的PDSOI胡體硅晶圓更高。不過(guò)按照上周一家市調(diào)公司 IC Knowledge公布的所謂成本分析報(bào)告稱，由于FDSOI器件具備多門(mén)限電壓可控的優(yōu)勢(shì)，因此采用FDSOI技術(shù)制作的22/20nm器件的總制作成 本實(shí)際上比傳統(tǒng)平面型產(chǎn)品或Finfet并沒(méi)有太大差別。

第二個(gè)缺點(diǎn)在于晶圓制造方面的技術(shù)風(fēng)險(xiǎn)。目前法國(guó)Soitec 公司是FDSOI晶圓的唯一生產(chǎn)商，而FDSOI晶圓的制作需要保證晶圓中氧化層淀積，晶圓切割，晶圓拋光等各個(gè)工序的加工精度都能夠達(dá)到原子級(jí)別。目前 Soitec供應(yīng)的FDSOI晶圓其頂部硅層厚度為12nm，埋入式氧化層的厚度尺寸則同樣極薄。

第三個(gè)缺點(diǎn)--其實(shí)準(zhǔn)確點(diǎn)說(shuō)應(yīng)該是弱勢(shì)，便是來(lái)自于一部分企業(yè)高管的惰性。有一些企業(yè)的決策者總是對(duì)和SOI有沾邊的技術(shù)不理不睬。在這方面，AMD及其 子女Globalfoundries，IBM以及意法半導(dǎo)體等公司則為這些惰性十足的企業(yè)高管樹(shù)立了榜樣，他們?cè)?2nm節(jié)點(diǎn)很有可能將啟用FDSOI技 術(shù)。特別是Globalfoundries，他們過(guò)去在SOI有關(guān)產(chǎn)品的推廣上并不是非常積極，不過(guò)現(xiàn)在當(dāng)面對(duì)來(lái)自Finfet陣營(yíng)的Intel和臺(tái)積電 的挑戰(zhàn)時(shí)，他們很有可能要拿起FDSOI作為對(duì)抗的武器。而且一部分過(guò)去已經(jīng)采納過(guò)PDSOI技術(shù)的芯片設(shè)計(jì)廠商，比如Broadcom等也有可能會(huì)選擇 追隨FDSOI。不過(guò)據(jù)一位熟知內(nèi)情的人士表示：“除此之外，F(xiàn)DSOI恐怕不會(huì)引起更多人的注意。”

玩非主流的SuVolta和富士通等：

除了FDSOI和Finfet之外，還有第三種新技術(shù)可以同樣形成全耗盡型溝道。不久前SuVolta公司宣布推出了一種新的MOSFET結(jié)構(gòu)，這種 MOSFET中，使用淀積工藝在傳統(tǒng)體硅平面型MOSFET的溝道下方埋入了一種PN結(jié)結(jié)構(gòu)，當(dāng)這種PN結(jié)反偏時(shí)，會(huì)在溝道的下方形成耗盡區(qū)，如此就可以 起到與FDSOI中溝道下方埋入式氧化物同樣的效用，同時(shí)又可以減薄溝道的厚度，這樣在柵極的控制下，溝道便可處于全耗盡的工作狀態(tài)。

SuVolta的這種技術(shù)看起來(lái)挺引人注目，不過(guò)有關(guān)這項(xiàng)技術(shù)的細(xì)節(jié)，除了與這家公司有密切合作關(guān)系的少數(shù)幾家公司如富士通之外，外界對(duì)其所知甚少。另一 方面，SuVolta這種技術(shù)的效能也還沒(méi)有經(jīng)過(guò)獨(dú)立機(jī)構(gòu)的驗(yàn)證。不管怎么樣，也許這種技術(shù)會(huì)受到類似富士通的一些小型公司的青睞，這些小公司手頭的資金 還不夠充裕，無(wú)法加入Finfet的戰(zhàn)團(tuán)，同時(shí)也付不起加入FDSOI陣營(yíng)所需的啟動(dòng)金。[!--empirenews.page--]

總結(jié)：

最后，我們來(lái)總結(jié)一下實(shí)際的芯片制造商在這三種選擇中會(huì)如何抉擇。

1-臺(tái)積電20nm節(jié)點(diǎn)看起來(lái)會(huì)繼續(xù)走常規(guī)平面型晶體管的老路--至少在制程推出的初期會(huì)是這樣。不過(guò)臺(tái)積電很可能會(huì)很快在16nm節(jié)點(diǎn)制程到來(lái)之前，對(duì)其20nm技術(shù)進(jìn)行調(diào)整，并推出面向移動(dòng)設(shè)備用芯片應(yīng)用的Finfet制程產(chǎn)品。

2-Intel方面已經(jīng)表態(tài)會(huì)堅(jiān)持走Finfet路線；

3-IBM以及Globalfoundries和意法半導(dǎo)體公司很可能會(huì)在推出的芯片產(chǎn)品中全部或部分地采用FDSOI技術(shù)；

4-富士通等小公司則會(huì)繼續(xù)與SuVolta合作應(yīng)用其獨(dú)特的技術(shù)。

其它的廠商會(huì)選擇站在哪一邊，無(wú)疑將根據(jù)其客戶的需求，以及采用 Finfet，F(xiàn)DSOI等新技術(shù)的先鋒廠商產(chǎn)品的實(shí)際表現(xiàn)對(duì)比而定。不過(guò)，聯(lián)想到目前各家廠商在28nm制程中所遇到的種種問(wèn)題，這幾種新制程技術(shù)在應(yīng) 用的初期恐怕都不太可能會(huì)有一帆風(fēng)順的好運(yùn)氣。

CNBeta編譯
原文：eetimes