臺積電20nm將采用193nm液浸式光刻+透明式雙重成像作金屬線層

臺積電日前已經(jīng)宣布順利在其開放創(chuàng)新平臺建構(gòu)完成其28nm制程設(shè)計生態(tài)環(huán)境，不過更令我們感興趣的是他們同時還宣布將在即將于加州召開的設(shè)計自動化會議 （Design Automation Conference (DAC) ）上，首度對外展示其20nm節(jié)點(diǎn)制程將采用的“透明式雙重成像”（Transparent Double Patterning）技術(shù)。該技術(shù)將是臺積電20nm節(jié)點(diǎn)制程技術(shù)的重要組成部分。

臺積電表示，自20nm節(jié)點(diǎn)起，金屬線層的節(jié)距尺寸將超過現(xiàn)有光刻方案的分辨率極限，因此必須啟用雙重成像技術(shù)。

按臺積電的說法，其透明式雙重成像技術(shù)可以在無需對現(xiàn)有系統(tǒng)/芯片設(shè)計方法進(jìn)行變動的條件下將產(chǎn)品遷移到20nm節(jié)點(diǎn)。目前臺積電已經(jīng)在與EDA軟件廠商探討如何將透明式雙重成像技術(shù)內(nèi)嵌到EDA廠商的商用設(shè)計軟件中去。

回想2009年初，臺積電曾表示其啟動20nm制程節(jié)點(diǎn)時EUV/電子束光刻等次世代光刻技術(shù)可能尚未成熟，因此屆時他們計劃啟用193nm液浸式光刻機(jī)+雙重成像技術(shù)。當(dāng)時臺積電負(fù)責(zé)光刻技術(shù)的高管林本堅曾表示，他更傾向于使用僅需進(jìn)行單次蝕刻的LLE(Litho-Litho-Etch)型雙重成像技術(shù)，而非目常見的LELE（Litho-Etch-Litho-Etch）/SADP型雙重成像技術(shù)。

LLE技術(shù)使用成分不同的雙層光阻膠，采用兩次曝光+單次蝕刻的方法來實(shí)現(xiàn)雙重成像；相比之下LELE技術(shù)則采用硬掩模層隔開兩層成分相同的光阻膠，采用兩次曝光+兩次蝕刻（分別蝕刻兩層光阻膠及硬掩模）的方法來實(shí)現(xiàn)雙重成像。

LLE技術(shù)的優(yōu)勢之一是成本方面可能比LELE方案更加優(yōu)越，不過09年時LLE技術(shù)還并不成熟。目前我們還不清楚臺積電這次將展示的透明式雙重成像技術(shù)是否就是基于LLE技術(shù)，答案恐怕只有在DAC會議召開時才能揭曉了。

另外，臺積電現(xiàn)在宣布20nm節(jié)點(diǎn)制程采用193nm液浸式光刻+雙重成像技術(shù)，那么這是否意味著他們在20nm節(jié)點(diǎn)不會啟用EUV呢，恐怕未必？如果細(xì)心閱讀上面的報道，你會發(fā)現(xiàn)臺積電所說的透明式雙重成像技術(shù)是為了提升“金屬線節(jié)距”的分辨率而開發(fā)的，那么屆時比金屬線層更加關(guān)鍵的多晶硅層會采用什么光刻技術(shù)？

況且，我們都知道臺積電計劃在14nm節(jié)點(diǎn)轉(zhuǎn)向Finfet架構(gòu)晶體管，而且臺積電曾經(jīng)表示過193nm液浸式光刻技術(shù)將在15nm節(jié)點(diǎn)左右遭遇極限，那么如果20nm節(jié)點(diǎn)還不使用EUV等次世代光刻技術(shù)，難道他們準(zhǔn)備在14nm制程節(jié)點(diǎn)同時啟用Finfet和EUV兩項(xiàng)重要技術(shù)？一般認(rèn)為在某一制程節(jié)點(diǎn)同時啟用兩種重大技術(shù)的風(fēng)險是非常大的。

CNBeta編譯
原文：fabtech