臺積電建構(gòu)完成

晶圓代工龍頭臺積電（2330）昨（26）日宣布，已順利在開放創(chuàng)新平臺（OIP）上，建構(gòu)完成28納米設(shè)計生態(tài)環(huán)境，同時客戶采用臺積電OIP平臺所規(guī)劃的28納米新產(chǎn)品設(shè)計定案（tape out）數(shù)量已經(jīng)達到89個。

臺積電將于近期發(fā)表支持28納米制程的設(shè)計參考流程12.0版、類比/混合訊號參考流程2.0版等多項客制化設(shè)計工具，身為OIP平臺成員的創(chuàng)意（3443）、思源（2473）等將受惠。

臺積電在28納米系列制程有許多重要改變，包括首度采用后閘極（gate-last）技術(shù)提升制造效益，也首度導(dǎo)入高介電金屬閘極（HKMG）技術(shù)，并針對智能型手機及平板計算機等行動裝置，開發(fā)出高效能、低功耗的新制程，可以讓應(yīng)用處理器及相關(guān)芯片的運算時脈達到1.8GHz，而核心電壓也僅有0.9伏特。臺積電28納米已開始進入量產(chǎn)階段，第3季開始就會對營收有所貢獻。

為加速行動裝置采用的芯片更快過渡到28納米世代，臺積電昨日宣布，28納米設(shè)計生態(tài)環(huán)境已準備就緒，將于美國加州圣地牙哥舉行的年度設(shè)計自動化會議（DAC）中，發(fā)表支持28納米制程的設(shè)計參考流程12.0版、類比/混合訊號參考流程2.0版等多項客制化設(shè)計工具。

臺積電表示，28納米提供包括設(shè)計法則檢查（DRC）、布局與電路比較（LVS）及制程設(shè)計套件（PDK）的基礎(chǔ)輔助設(shè)計；在基礎(chǔ)矽智財方面有標準元件庫（standard cell libraries）及存儲器編譯器（memory compilers）；另外，此設(shè)計架構(gòu)亦提供USB、 PCI與DDR/LPDDR等標準接口矽智財。

臺積電設(shè)計暨技術(shù)平臺處資深處長侯永清表示，客戶能立即運用28納米先進技術(shù)及產(chǎn)能優(yōu)勢來生產(chǎn)，同時能在不久的將來，準備向更先進的20納米世代設(shè)計邁進。透過與電子自動化設(shè)計（EDA）廠商和矽智財伙伴間的緊密合作，臺積電已經(jīng)建構(gòu)了一個完整的28納米設(shè)計生態(tài)系統(tǒng)，成功協(xié)助客戶達成產(chǎn)品設(shè)計的目標，解決應(yīng)用于下一世代28納米與20納米設(shè)計上所面臨的關(guān)鍵瓶頸。

臺積電將在DAC會議中，與21家OIP平臺生態(tài)系統(tǒng)伙伴，聯(lián)手展示參考流程12.0版及類比/混合訊號參考流程2.0版，隨著臺積電28納米產(chǎn)能逐步放大，身為OIP平臺成員的創(chuàng)意、思源可望直接受惠。