宏力半導(dǎo)體高/低端MCU工藝制程成功量產(chǎn)

低本高效的OTP技術(shù)平臺是基于宏力半導(dǎo)體自身的0.18微米邏輯制程，結(jié)合了來自宏力戰(zhàn)略伙伴eMemory的第OTP。該MCU解決方案僅需14個光罩層，比傳統(tǒng)的0.35微米OTP至少減少了5個光罩層，創(chuàng)造了MCU工藝最低光罩層總數(shù)的行業(yè)紀(jì)錄。用STI (淺槽隔離)代替LOCOS (局部場氧化)，并按照0.18微米后端制程的設(shè)計規(guī)則，使芯片的尺寸與標(biāo)準(zhǔn)的0.35微米或0.5微米OTP產(chǎn)品相比縮小30%以上。另外，宏力還提供一整系列的單元庫來簡化客戶的設(shè)計并縮短產(chǎn)品上市的時間。至今為止已經(jīng)有20多件產(chǎn)品在宏力投入量產(chǎn)。

對于高性能的MCU產(chǎn)品，需要高擦寫次數(shù)的非揮發(fā)性記憶體，就此宏力提供搭配不同邏輯特性的嵌入式閃存制程平臺，支持通用，低功耗，以及超低漏電的邏輯電路設(shè)計使得客戶可以針對MCU的具體應(yīng)用來選擇適合的工藝，以更好的設(shè)計高速以及低功耗的產(chǎn)品。這些嵌入式閃存制程結(jié)合了其基于SST SuperFlash上已經(jīng)量產(chǎn)的自對準(zhǔn)分柵閃存技術(shù)和自身的邏輯技術(shù)，覆蓋了從0.13微米到0.18微米的技術(shù)節(jié)點。其閃存記憶單元只有0.38平方微米，對于0.18微米技術(shù)節(jié)點而言已是行業(yè)中的最小單元尺寸，同時還可重復(fù)擦寫10萬次以上。

宏力半導(dǎo)體在提供標(biāo)準(zhǔn)Triple-gate嵌入式閃存制程的同時，也提供低成本高效率的Dual-gate方案。Dual-gate嵌入式閃存制程的光罩層數(shù)較少，3.3/12V只需22層，而1.8/12V在25層以下。對于客戶擔(dān)心的I/O，以及模擬IP，宏力半導(dǎo)體也可以提供相應(yīng)的解決方案。

此外，宏力還提供EEPROM技術(shù)以支持更高擦寫次數(shù)要求的MCU產(chǎn)品以及銀 行卡，市民卡等應(yīng)用，“至今為止，宏力半導(dǎo)體已經(jīng)生產(chǎn)了成千上萬片基于其自身制程的晶圓，并成為領(lǐng)先的MCU應(yīng)用產(chǎn)品的晶圓代工供應(yīng)商之一。宏力極具競爭優(yōu)勢的低本高效OTP，嵌入式閃存及EEPROM技術(shù)幫助我們的客戶在縮短產(chǎn)品上市時間的同時，降低了其制造及研發(fā)成本?！?宏力半導(dǎo)體銷售市場服務(wù)單位資深副總衛(wèi)彼得博士表示，“本著公司專注于差異化技術(shù)的戰(zhàn)略，我們將持續(xù)加強并擴展MCU應(yīng)用的技術(shù)開發(fā)。宏力的技術(shù)解決方案將幫助我們的客戶迅速在MCU市場中獲得更大的份額。”