IIC-China 2013：一博科技展示多階HDI板設計，讓PCB仿真大眾化

去年參加過全球最大的高速PCB設計公司一博科技在深圳舉辦的研討會，場面非常熱鬧。今天再次見到《電子工程專輯》的專家博主Bruce，他表示IIC后將挑選會場上深圳資深朋友贈送《Cadence印刷電路板設計——Allegro PCB Editor設計指南》，這本書和CADENCE聯(lián)合編撰的，并得到IPC中國分會主席贊譽為“PCB設計工程師的紅寶書”。

PCB的三個設計趨勢是：小型化，功能越來越多，高速化。產(chǎn)品技術方面，一博科技在IIC China 2013上帶來高達69000Pin的大型通訊板的設計制板案例，板上高速信號速率達到11G，單顆FPGA多達2659Pin。目前國內(nèi)中興華為等少數(shù)大企業(yè)在工藝上才可以達到。而關于PCB板的層數(shù)，其實目前不是設計上的問題，只是生產(chǎn)工藝上達不到。目前一博科技生產(chǎn)的最高是42層。

跟美國通迅公司合作的一個通迅板，速率達到12.5G

Bruce還提到：隨著PCB速率不斷提升，2013年，25G的相關應用開始出現(xiàn)，產(chǎn)品小型化的趨勢也會更加明顯，埋阻埋容埋入式器件都會進入大家的視線，任意階打孔技術會隨著蘋果的輝煌而繼續(xù)受大家關注。今天也展示3階HDI的設計制板案例以及任意階過孔的設計案例。

任意階過孔，可以縮小PCB板的面積，集中度加強。以前國內(nèi)談任意階過孔的比較少，現(xiàn)在國內(nèi)的很多品牌，比如說宇龍酷派在使用。雖然任意階互連的成本較高，但是可以節(jié)省體積，這樣廠商可以配大容量的電池。如此，客戶也樂意買單。

小型化方向，任意階過孔，跟英特爾合作

DesignCon大會上提出芯片接口已經(jīng)從5Gbits/s提升到25Gbits/s、電路板從10Gbits/s提升到100Gbits/s、系統(tǒng)速度向400Gbits發(fā)展。信號完整性領域(SI)最需要打磨的新問題是什么？ 

“目前我們加入集中全球高速SI精英人物的SI LIST GROUP，希望能將其高端內(nèi)容分享給業(yè)內(nèi)工程師，提供一些設計上好的發(fā)展方向。之前PCB仿真是比較小眾的，高端。大企業(yè)如IBM、INTEL更加注重。而且現(xiàn)在很多大的企業(yè)在推仿真的一些概念?！盉ruce談到?！盀槭裁疵绹蠊救绱酥匾暦抡?？服務器、網(wǎng)絡設備等較高領域，需要考量SI，增加產(chǎn)品的穩(wěn)定性。國內(nèi)在這方面的概念比較薄弱。像現(xiàn)在的產(chǎn)品很可能只是設計上功能達到。并不穩(wěn)定。若以后不重視SI，功能上可能都難以實現(xiàn)。另外，DDR4標準在去年已經(jīng)定制完成，今年年底或明年年初即將量產(chǎn)，明年中旬或取代DDR3目前的地位。隨著速率的增加，目前正向消費電子領域滲入。手機、平板電腦在速率也很有可能到達5G，10G?！?nbsp;

最后Bruce表示，未來，所有的高速板都要經(jīng)過阻抗控制和損耗，這將成為生產(chǎn)上測試和出廠的指標。希望業(yè)內(nèi)早做準備，以免高速時代來臨時，手忙腳亂。