[導讀]在一場近日于美國舊金山舉行的FD-SOI (fully depleted silicon on insulator)技術(shù)研討會上，產(chǎn)業(yè)組織SOI Consortium所展示的文件顯示， FD-SOI 制程技術(shù)藍圖現(xiàn)在直接跳過了20奈米節(jié)點，直接往14奈米、接著是10奈米發(fā)
在一場近日于美國舊金山舉行的FD-SOI (fully depleted silicon on insulator)技術(shù)研討會上，產(chǎn)業(yè)組織SOI Consortium所展示的文件顯示， FD-SOI 制程技術(shù)藍圖現(xiàn)在直接跳過了20奈米節(jié)點，直接往14奈米、接著是10奈米發(fā)展。 根據(jù)SOI Consortium執(zhí)行總監(jiān)Horacio Mendez在該場會議上展示的投影片與評論指出，14奈米FD-SOI技術(shù)問世的時間點約與英特爾 (Intel)的14奈米FinFET相當，而兩者的性能表現(xiàn)差不多，F(xiàn)D-SOI的成本則應該會比FinFET低得多。
而意法半導體(STMicroelectronics，ST )前段制程部門執(zhí)行副總裁Joel Hartmann則在同一場由SOI Consortium舉辦的研討會上，展示該公司FD-SOI制程將由28奈米──2012下半年量產(chǎn)──跳過20奈米，直接前進至14奈米、然后10奈米的技術(shù)藍圖。先前ST曾指出，該公司將在2012年7月推出28奈米FD-SOI制程原型，然后會在2013年第三季推出20奈米FD-SOI制程原型。
這意味著FD-SOI技術(shù)陣營已經(jīng)改變了對20奈米節(jié)點的策略，因此下一代的FD-SOI技術(shù)將與英特爾的14奈米FinFET制程，以及包括臺積電(TSMC)、Globalfoundries等晶圓代工廠所提供的其他FinFET制程，在同一節(jié)點上競爭。
Hartmann也提供了以ST的28奈米FD-SOI制程與ST-Ericsson多核心ModAp NovaThor處理器搭配，所量測到的最新性能結(jié)果；宣稱ST的28奈米閘極優(yōu)先(gate-first) FD -SOI制程與28奈米bulk CMOS制程相較，更能達到低功耗以及高性能。
SOI Consortium 的Mendez展示的技術(shù)藍圖顯示，F(xiàn)D-SOI現(xiàn)在包括預計2016年問世的10奈米制程節(jié)點；而這也會是FD-SOI技術(shù)被引介為FinFET制程解決方案選項之一的節(jié)點。
而意法半導體(STMicroelectronics，ST )前段制程部門執(zhí)行副總裁Joel Hartmann則在同一場由SOI Consortium舉辦的研討會上，展示該公司FD-SOI制程將由28奈米──2012下半年量產(chǎn)──跳過20奈米，直接前進至14奈米、然后10奈米的技術(shù)藍圖。先前ST曾指出，該公司將在2012年7月推出28奈米FD-SOI制程原型，然后會在2013年第三季推出20奈米FD-SOI制程原型。
這意味著FD-SOI技術(shù)陣營已經(jīng)改變了對20奈米節(jié)點的策略，因此下一代的FD-SOI技術(shù)將與英特爾的14奈米FinFET制程，以及包括臺積電(TSMC)、Globalfoundries等晶圓代工廠所提供的其他FinFET制程，在同一節(jié)點上競爭。
Hartmann也提供了以ST的28奈米FD-SOI制程與ST-Ericsson多核心ModAp NovaThor處理器搭配，所量測到的最新性能結(jié)果；宣稱ST的28奈米閘極優(yōu)先(gate-first) FD -SOI制程與28奈米bulk CMOS制程相較，更能達到低功耗以及高性能。
SOI Consortium 的Mendez展示的技術(shù)藍圖顯示，F(xiàn)D-SOI現(xiàn)在包括預計2016年問世的10奈米制程節(jié)點；而這也會是FD-SOI技術(shù)被引介為FinFET制程解決方案選項之一的節(jié)點。
下載文檔
