“技術(shù)經(jīng)濟”挑戰(zhàn)驅(qū)動AMS驗證需求

“技術(shù)經(jīng)濟”挑戰(zhàn)是一種技術(shù)趨勢與經(jīng)濟趨勢的獨特組合，它催生了IC設(shè)計人員的模擬混合信號(AMS)驗證需求。目前設(shè)計師能達到的設(shè)計集成度非常驚人。系統(tǒng)級功能的整合要求設(shè)計人員開發(fā)系統(tǒng)級專業(yè)技術(shù)，而且要覆蓋廣泛的IC設(shè)計領(lǐng)域。

針對每個領(lǐng)域的各種電路仿真技術(shù)經(jīng)過長足發(fā)展已經(jīng)可以高效地驗證和表征各個模塊，但設(shè)計人員還需要了解這些集成模塊如何影響在同一顆IC上的相鄰模塊的性能。為了盡量降低功耗，這些模塊將被復(fù)雜的電源管理方案所監(jiān)視和調(diào)整。上市時間壓力和高成本的再流片迫切需要可預(yù)測的AMS驗證方法和覆蓋全部IC設(shè)計領(lǐng)域的電路仿真技術(shù)。

設(shè)計師必須確信電路能夠滿足廣泛的工藝、電壓和溫度拐點方面的規(guī)范要求。每種操作模式的可能工藝拐點數(shù)量正在穩(wěn)步增加。設(shè)計師需要采用數(shù)控模擬設(shè)計方法來監(jiān)視和微調(diào)制造后的電路性能，以減少工藝變化帶來的影響。

當(dāng)前AMS時代的SoC有許多種不同的操作模式，對這些模式必須逐個驗證以確保模塊在正確的電源下加電和斷電，并處于正確的狀態(tài)。電源管理驗證需要通過檢查來監(jiān)視單個模塊何時斷電，以便不發(fā)生功耗泄漏。設(shè)計師必須檢查正確的電源連接，并確認不存在浪費路徑。這些額外的任務(wù)如果單用仿真完成會很耗時間，并且很難。因此需要一種能夠在瞬態(tài)仿真期間自動執(zhí)行這些任務(wù)的解決方案。

保持產(chǎn)品生命期成本受控是半導(dǎo)體公司每天都要面臨的經(jīng)濟問題。數(shù)字驗證已經(jīng)發(fā)展成為一種使用SystemVerilog斷言的形式化驗證方法。業(yè)界正在研究將AMS擴展定義到SystemVerilog，并定義模擬等效斷言。AMS驗證需求受得了許多“技術(shù)經(jīng)濟”趨勢的影響，建立在模擬斷言基礎(chǔ)上的AMS驗證方法需要支持完整的電路仿真解決方案以降低產(chǎn)品生命期成本。