40納米工藝是目前半導(dǎo)體產(chǎn)業(yè)最先進的量產(chǎn)工藝之一。臺積公司系于今年三月份對外公布40納米泛用型及40納米低耗電工藝相關(guān)計劃時程，其中40納米泛用型工藝適用于高效能的產(chǎn)品應(yīng)用，例如中央處理器、繪圖處理器、游戲機、網(wǎng)絡(luò)、可程序化邏輯門陣列（FPGA）以及硬盤驅(qū)動芯片等產(chǎn)品應(yīng)用；40納米低耗電量工藝則適用于通訊基頻芯片、應(yīng)用處理器、可攜式消費產(chǎn)品以及無線通訊產(chǎn)品等應(yīng)用。
美商AMD公司資深副總裁暨繪圖產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman表示，40納米工藝是使得繪圖芯片及其它半導(dǎo)體組件更具成本效益的重要關(guān)鍵，特別是在2009年。臺積公司量產(chǎn)40納米工藝，是AMD與臺積公司長久以來共同成功量產(chǎn)先進工藝的又一里程碑。
美商Altera公司全球營運和工程資深副總裁Bill Hata表示，現(xiàn)今芯片設(shè)計人員所面臨的挑戰(zhàn)是如何在增加產(chǎn)品功能的同時不增加產(chǎn)品耗電。Altera推出業(yè)界最先進的40納米可程序化邏輯組件(Programmable Logic Device)，芯片設(shè)計人員可以藉此在現(xiàn)有的耗電規(guī)格范圍內(nèi)，快速地進行組件整合及實現(xiàn)產(chǎn)品創(chuàng)新。
美商NVIDIA公司營運資深副總Debora Shoquist 表示，高效能繪圖芯片對不同產(chǎn)業(yè)的重要性將會與日俱增，而臺積公司40納米泛用型工藝所提供的優(yōu)勢，能使得繪圖芯片的設(shè)計開發(fā)不斷地突破可能的限制進而更上層樓。
臺積公司全球業(yè)務(wù)暨行銷副總陳俊圣表示，就滿足臺積公司廣大客戶群技術(shù)需求的角度而言，我們于此時成功量產(chǎn)40納米泛用型及40納米低耗電工藝，可以說是最適當(dāng)?shù)臅r機，這也將有助于半導(dǎo)體產(chǎn)業(yè)以及其它產(chǎn)業(yè)的創(chuàng)新，走出目前經(jīng)濟的低谷。
臺積公司40納米泛用型及40納米低耗電工藝都已經(jīng)通過工藝驗證，也按原訂計劃產(chǎn)出首批芯片，并在今年10月份隨著客戶產(chǎn)品進入量產(chǎn)通過了產(chǎn)品驗證。如同臺積公司其它世代工藝，不論是40納米泛用型工藝或是低耗電工藝，都可以搭配混合信號、射頻以及嵌入式內(nèi)存工藝，以滿足多種不同的產(chǎn)品應(yīng)用。
臺積公司先進技術(shù)事業(yè)資深副總劉德音表示，臺積公司成功量產(chǎn)40納米工藝，又再一次展現(xiàn)我們一但提出量產(chǎn)時程就必定按時推出的承諾，也再次大幅領(lǐng)先競爭對手。
目前多家客戶已經(jīng)采用臺積公司經(jīng)過工藝驗證的設(shè)計參考流程9.0版來充分利用40納米泛用型及40納米低耗電工藝所提供的種種優(yōu)勢。設(shè)計參考流程9.0 版納入許多創(chuàng)新的低耗電技術(shù)及工具，也提供芯片設(shè)計人員直覺式的半世代產(chǎn)品設(shè)計方法，無須針對不同設(shè)計工具多次自行訂定工藝微縮參數(shù)，而是可以直接取得微縮相關(guān)參數(shù)，將原本以45納米設(shè)計準則進行設(shè)計的產(chǎn)品，直接微縮至40納米。此外，設(shè)計參考流程9.0 版也進一步強化了時序分析、以統(tǒng)計分析為基礎(chǔ)的設(shè)計以及可制造性設(shè)計功能。
臺積公司40納米泛用型及40納米低耗電工藝的芯片閘密度（Raw gate density）最多可達65納米工藝的2.35倍。與65納米泛用型工藝相較，在相同的漏電流水準下，40納米泛用型工藝的效能增加幅度可達30%；如果是在相同的運轉(zhuǎn)速度情況下，其漏電流減少幅度則可達70%。此外，其操作功耗減少幅度則可達45%。另一方面，與65納米低耗電工藝相較，在相同的運轉(zhuǎn)速度情況下，40納米低耗電工藝的漏電流減少幅度可達46%，操作功耗減少幅度可達50%，此一工藝也創(chuàng)下業(yè)界SRAM單位元面積僅有0.242平方微米以及宏尺寸最小的紀錄。
下載文檔
