智原與NemoChips共建低功率移動式影像平臺

    ASIC設計服務暨IP研發(fā)銷售廠商智原科技(Faraday Technology)以及低功率多媒體平臺IC供貨商NemoChips日前共同宣布，NemoChips運用智原科技以Cadence益華計算機低功率解決方案Common Power Format(CPF)為根基的SoCompiler設計服務，已成功地設計出一款低功率的移動式影像平臺SOC。這一款設計僅僅用了兩個月便從netlist進展到芯片產(chǎn)出(tape-out)的階段，同時藉由Dynamic Voltage、 Frequency Scaling、Multi-Supply Voltages以及Power-Shut Off等技術，將靜態(tài)功率大幅降低99%以上、動態(tài)功率降低65%。讓許多欲設計復雜且功率緊縮SoCs的ASIC客戶都得以從這個可靠的方式中獲益，一方面大幅縮短產(chǎn)品問世時間、一方面也充分降低了實作的風險。

    NemoChips的低功率以及高效能多媒體應用處理器，能夠在各樣的移動裝置上提供DVD畫質(zhì)的影像，且不受影像格式的限制。主要應用包括手機、便攜式媒體播放器、移動導航設備以及車用娛樂系統(tǒng)等等。

    智原的SoCompiler設計服務團隊在很早階段便使用Si2 standard Common Power Format來規(guī)范省電技術，同時在整個設計過程中重復使用以落實省電效能。Cadence益華計算機低功率解決方案整合了邏輯設計、驗證以及CPF的實作，加上像是動態(tài)電壓和頻率調(diào)整(DVFS)之類的自動化省電設計技術，同時完全不會影響產(chǎn)品的產(chǎn)出時程。

    在DVFS設計的初步階段，智原運用了Cadence Conformal Low Power、Logic Equivalence Checker(LEC)以及智原內(nèi)部的設計套件，來處理這件復雜且低功率設計的最佳驗證。過程中需要在設計流程進行超過30種以上的自動化檢驗程序，但只需數(shù)分鐘便自動執(zhí)行完畢。同時，Cadence Conformal的低功率技術具有高度互補性，更有助于智原未來將低功率技術運用到更復雜、速度更快的芯片設計當中。