首款抗輻射型高性能32位四核并行處理器問市

S698PM主要性能特征：

四核并行處理器，集成了4個高性能處理器核心，每個處理器核心配置了：

•     32位SPARC V8整型處理單元(IU)，符合IEEE-1754標準；
•     64位雙精度浮點處理單元(FPU)，符合IEEE-754標準；
•     一級緩存（含指令緩存ICache和數據緩存DCache）；
•     存儲器管理單元MMU；
•     硬件乘法器和除法器；
•     支持MAC和UMAC等DSP指令；
•     7級指令流水；

    基于AMBA2.0標準總線的可裁減結構

•     各個處理器核互聯(lián)總線：128-bit帶寬的AHB；
•     片內高速外設互聯(lián)總線：32-bit帶寬的AHB；
•     片內低速外設互聯(lián)總線：32-bit帶寬的APB；
•     128-bit AHB與32-bit AHB間的轉換橋：AHB/AHB bridge；
•     32-bit AHB與32-bit APB間的轉換橋：AHB/APB bridge；

    兩級緩存結構

•     L1 Cache    ：一級緩存，含ICache和DCache，位于處理器核心中；
•     L2 Cache    ：二級緩存，521KB，位于存儲器控制器與128-bit AHB總線之間；

    片內外設： 

•     存儲器控制器，支持ROM、SRAM、DDR2、MAP IO；
•     中斷控制器，支持6路可編程的外部中斷；
•     4通道的SpaceWire總線節(jié)點控制器；
•     2通道的1M/10M速率1553B總線控制器；
•     2通道的CAN2.0總線控制器；
•     CCSDS 用空遙測TM/TC接口；
•     10/100M自適應以太網控制器；
•     USB2.0 HOST接口；
•     在線硬件調試支持單元DSU；
•     Timer、Wdog、GPIO、UART、I2C、SPI；

    抗輻加固設計

•     內部時序邏輯單元：TMR加固；
•     內部存儲器模塊：EDAC撿錯糾錯；
•     外部存儲器：EDAC撿錯糾錯；
•     最高主頻：600MHz；
•     峰值處理能力：2100 MIPS、900MFLOPS(double precision)；
•     工作電壓：
•     Core：1.0V，±10%；
•     普通IO（除DDR2和SpaceWire的IO外）：3.3V，±10%；
•     DDR2 IO：2.5V，±10%；
•     SpaceWire IO：2.5V，LVDS差分350mV；
•     芯片功耗：　<3W@600MHz。
   

欲知詳情，請下載word文檔 下載文檔