Altera ARM聯(lián)合開發(fā)DS-5，消除SoC FPGA器件調(diào)試壁壘

Altera公司和ARM近日宣布，通過雙方特有協(xié)議，兩家公司聯(lián)合開發(fā)了DS-5嵌入式軟件開發(fā)工具包，實(shí)現(xiàn)了Altera SoC器件的FPGA自適應(yīng)調(diào)試功能。Altera版ARM®開發(fā)Studio 5 (DS-5™)工具包經(jīng)過設(shè)計(jì)，消除了集成雙核CPU子系統(tǒng)與Altera SoC器件中FPGA架構(gòu)的調(diào)試壁壘。ARM體系結(jié)構(gòu)最先進(jìn)的多核調(diào)試器與FPGA邏輯自適應(yīng)能力相結(jié)合，這一新工具包通過標(biāo)準(zhǔn)DS-5用戶接口，為嵌入式軟件開發(fā)人員提供了前所未有的全芯片可視化和控制功能。這一新工具包含在Altera SoC嵌入式設(shè)計(jì)套裝中，將于2013年上半年開始發(fā)售。

Altera SoC器件在一個器件中集成了雙核ARM Cortex™-A9 處理器和FPGA邏輯，使用戶能夠在FPGA架構(gòu)中實(shí)現(xiàn)用戶定義的外設(shè)和硬件加速器，靈活的開發(fā)定制現(xiàn)場可編程SoC型號產(chǎn)品。Altera目前發(fā)售其Cyclone V SoC器件的初步樣片。

Altera版ARM開發(fā)Studio 5 (DS-5)工具包能夠動態(tài)適應(yīng)SoC中客戶獨(dú)特的FPGA配置，跨CPU-FPGA邊界無縫擴(kuò)展嵌入式調(diào)試功能，統(tǒng)一了來自CPU和FPGA域以及標(biāo)準(zhǔn)DS-5用戶接口的所有軟件調(diào)試信息。這一工具包與DS-5調(diào)試器的高級多核調(diào)試功能相結(jié)合，并鏈接Quartus II SignalTap邏輯分析器實(shí)現(xiàn)交叉觸發(fā)功能，前所未有的提高了調(diào)試可視化和控制功能，從而大幅度提高了效能。

ARM系統(tǒng)設(shè)計(jì)業(yè)務(wù)部執(zhí)行副總裁John Cornish評論說：“革命性創(chuàng)新硅片器件需要相應(yīng)的革命性創(chuàng)新軟件工具。面向Altera 28 nm Cyclone V和Arria V SoC器件以及即將推出的Altera 20 nm SoC器件的這一創(chuàng)新工具包滿足了這些需求。這一技術(shù)創(chuàng)新統(tǒng)一了CPU調(diào)試和FPGA調(diào)試，提高了用戶的效能。Altera和ARM推出的這一高級工具技術(shù)具有優(yōu)異的高效能特性，在Altera SoC開發(fā)套件和Altera SoC嵌入式設(shè)計(jì)套裝中得到了充分體現(xiàn)。我們相信，這一組合將會使我們雙方的客戶受益匪淺。”

對于ARM體系結(jié)構(gòu)，ARM DS-5工具包套裝是市場上最先進(jìn)的多核調(diào)試器。它支持對運(yùn)行非對稱多處理(AMP)和對稱多處理(SMP)系統(tǒng)配置的系統(tǒng)進(jìn)行調(diào)試。它通過JTAG和以太網(wǎng)調(diào)試接口，廣泛應(yīng)用于電路板開發(fā)、驅(qū)動開發(fā)、OS移植、裸金屬和Linux應(yīng)用開發(fā)，具有Linux和RTOS感知功能。

關(guān)鍵特性和優(yōu)點(diǎn)：

Altera版ARM DS-5工具包具有以下特性：

• 軟件調(diào)試視圖包括了開發(fā)人員在FPGA架構(gòu)中編程的外設(shè)器件，提供了整個SoC硬核和軟核外設(shè)寄存器存儲器映射的無縫視圖。

• DS-5調(diào)試器同時顯示Cortex-A9處理器內(nèi)核以及在FPGA架構(gòu)中實(shí)現(xiàn)的CoreSight™兼容定制邏輯內(nèi)核的調(diào)試/跟蹤數(shù)據(jù)。

• Altera USB Blaster JTAG調(diào)試電纜支持DS-5調(diào)試器和其他Altera基于JTAG的工具，這些工具適用于Altera SoC器件。

• 支持FPGA架構(gòu)中信號事件的非置入式采集和查看，這些事件與軟件事件和處理器指令蹤跡在時間上相關(guān)聯(lián)。

• 支持CPU和FPGA邏輯域之間的高級信號級硬件交叉觸發(fā)，實(shí)現(xiàn)了跨域硬件/軟件協(xié)同調(diào)試。

• 包括DS-5流線性能分析器，使得來自SoC和FPGA的軟件線程和事件信息與硬件計(jì)數(shù)器相關(guān)聯(lián)，可發(fā)現(xiàn)系統(tǒng)級瓶頸并進(jìn)行校正。

Altera公司產(chǎn)品和企業(yè)市場副總裁Vince Hu表示：“我們非常高興與ARM合作創(chuàng)新。對于軟件工程師而言，Altera版ARM DS-5工具包是功能非常強(qiáng)大的開發(fā)和調(diào)試工具，大幅度縮短了我們SoC器件的開發(fā)時間。”