S2C發(fā)布最新原型驗證平臺Quad V7 支持設計分割優(yōu)化

近日，S2C 宣布將最新的原型驗證平臺Quad V7加入其V7 TAI Logic Module系列。Quad V7 是基于Xilinx Virtex-7 2000T可編程3D IC的最新一代SoC/ASIC原型硬件。

S2C發(fā)布全新支持設計分割優(yōu)化的四顆Virtex-7 2000T快速ASIC原型驗證平臺,S2C Virtex-7系列TAI Logic Module可兼容前代產(chǎn)品并提供龐大的子卡庫.

S2C的V7 TAI Logic Module系列可在一個原型板上使用多達9個Virtex-7 2000T器件，使得SoC/ASIC原型驗證可適用于各種規(guī)格ASIC的設計(從2000萬到1.8億門)。 S2C將Xilinx的Vivado設計套件集成到了其原型創(chuàng)建軟件流程中，并將ChipScope Pro工具集成在了其故障排除軟件中，從而達到更高的設計生產(chǎn)力。此外，Quad V7 TAI Logic Module硬件支持通過高速率LVDS互連總線進行管腳多路復用，以便在將設計劃分到多個FPGA時滿足設計劃分需要。

S2C Quad 7V2000T TAI Logic Module

“Xilinx采用堆棧式硅晶互連(SSI)技術制造的Virtex-7 2000T可編程3D IC可大幅提高系統(tǒng)集成能力，將使SoC/ASIC原型驗證領域的現(xiàn)狀發(fā)生巨大變化。SSI技術使得多個硅片可結合到單個封裝內(nèi)，使得可提供的邏輯、存儲器和串行收發(fā)器數(shù)量以及處理部件的數(shù)量比以前的FPGA多出近3倍。” S2C的董事長兼首席技術官Mon-Ren Chene表示， “基于FPGA的快速原型設計已經(jīng)成為了SoC新產(chǎn)品發(fā)布成功與否的一個關鍵步驟，但如果設計尺寸過大，則無法適用。

然而如果在SoC/ASIC原型驗證平臺上安裝四個Virtex?-7 2000T可編程3D IC，則設計人員可將平臺應用于規(guī)模較大的系統(tǒng)設計中，例如帶有多個ARM-A15核心和多個GPU核心的SoC。以前，復雜的SoC驗證一直是使用昂貴的硬件加速器進行的，這些硬件加速器只能以真實時鐘頻率幾分之一的速度運行，這給軟件開發(fā)過程帶來了很大的困難。

“而S2C的Quad V7 TAI Logic Module可以讓設計人員在硬件驗證和軟件開發(fā)早期階段部署多個SoC/ASIC原型，從而大大縮短整體SoC設計周期。在技術方面，我們設計的互連線可互連4個可編程設備并且能夠以超過800MHz的頻率同步運行大量的LVDS對。通過采用專用的LVDS管腳多路復用參考時鐘和復位電路，幾乎所有的設計都可以輕松劃分到我們的Quad V7 TAI Logic Module。”

“我們很高興看到，S2C成為聯(lián)盟商計劃中第一批有能力提供基于世界最大可編程器件的ASIC原型驗證系統(tǒng)的供應商之一。”Xilinx的合作伙伴體系及聯(lián)盟高級總監(jiān)Dave Tokic表示，“S2C為ASIC原型領域提供基于Xilinx FPGA的快速原型板已有很長的歷史了，我們的Virtex-6、Virtex-5、Virtex-4和Virtex-II-Pro FPGA系列都曾為他們所用。”

LVDS管腳多路復用互連支持

S2C的Quad V7 TAI Logic Module的架構適用于使用高頻率LVDS對運行管腳多路復用。用戶可使用第三方劃分工具或采用S2C TAI Player Pro軟件將設計劃分到4片Virtex 7-2000T器件。

在任意2個FPGA之間支持80+對長度匹配的進行了LVDS管腳多路復用的LVDS總線;

在任意2個FPGA之間支持LVDS總線運行頻率在800MHz以上的10,000+的設計互連線;

板上高質(zhì)量可編程的專用LVDS管腳多路復用時鐘源;

專用的LVDS管腳多路復用參考時鐘，不需消耗用戶資源。另外還配有專用的復位按鈕，用來在用戶設計運行前對管腳多路復用進行初始化。