55nm創(chuàng)新工藝震動消費類終端ASIC設(shè)計服務(wù)市場

兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費終端ASIC設(shè)計意義重大。

近日，在西安舉辦的2011中國半導(dǎo)體行業(yè)協(xié)會集成電路設(shè)計分會年會上，富士通半導(dǎo)體宣布其ASIC/COT業(yè)務(wù)部將在明年陸續(xù)推出兩套創(chuàng)新的55nm標準單元，可幫助中國便攜消費類終端IC設(shè)計公司以65nm的成本水平實現(xiàn)功耗大幅降低、性能堪比40nm工藝的設(shè)計，引起與會業(yè)內(nèi)人士的高度關(guān)注，震撼全場。

據(jù)悉，富士通半導(dǎo)體這兩套新的55nm工藝是基于65nm技術(shù)而開發(fā)，可使客戶保護以往的投資。其中CS250L是基于對現(xiàn)有65nm后端工藝而優(yōu)化的全新標準單元、SRAM，可使整體功耗降低20%，芯片面積則節(jié)省15%左右。最大的特點是全套65nm IP不需要重新做移植，GDS可以直接可以使用。

另一個全新的55nm工藝制程CS250S是富士通半導(dǎo)體通過獲得Suvolta公司的授權(quán)后合作開發(fā)的。它是一項革命性的創(chuàng)新技術(shù)，通過全新設(shè)計的DDCTM晶體管，可以將現(xiàn)有65nm的功耗降低到原來的一半，而性能不受到任何影響，同時可很好地改善工藝生產(chǎn)造成的功耗波動。

這兩項技術(shù)的推出，對于既要提高性能和增加功能，又要實現(xiàn)超長續(xù)航能力的智能手機、平板電腦等便攜式消費類終端應(yīng)用具有非凡的意義，且能實現(xiàn)快速上市并控制開發(fā)成本。

圖1：富士通半導(dǎo)體ASIC/COT部門最新的55nm低功耗工藝 CS250L和CS250S即將上市。

承前啟后：55nm工藝非常適合中國市場

低功耗的要求促使芯片設(shè)計者不得不追逐最新的40nm和28nm工藝，但這意味著巨大風(fēng)險和投入，無論是工藝還是IP的投入和成熟度都在一定程度上阻礙了許多想法轉(zhuǎn)變成硅片。

據(jù)富士通半導(dǎo)體公司ASIC/COT產(chǎn)品線高級經(jīng)理劉琿介紹，從2010年開始已在中國看到越來越多的40nm設(shè)計，其中不乏幾千萬門級的智能終端IC。但正像劉琿指出的，40nm工藝超過百萬美元的一次NRE費用讓人著實“傷不起”，加上IP方面不菲的投資以及整合驗證，使得項目風(fēng)險很大。因此在40nm時代，與像富士通半導(dǎo)體這樣有實力的ASIC設(shè)計公司合作以降低風(fēng)險和成本是越來越多IC公司的選擇。富士通半導(dǎo)體公司早在2008年就推出了40nm ASIC模型和工藝技術(shù)，并在繼續(xù)開發(fā)28nm ASIC模型。已將40nm以下的設(shè)計制造委托給臺積電，兩者在產(chǎn)品質(zhì)量和設(shè)計技術(shù)方面都已能很好地協(xié)同，形成了戰(zhàn)略合作關(guān)系，成為富士通半導(dǎo)體的一種服務(wù)優(yōu)勢。

然而40nm工藝幾百萬美元的巨額投資和高風(fēng)險還是令不少對成本非常敏感的消費類應(yīng)用IC設(shè)計公司望而卻步，特別是實力本就不算強大的中國IC設(shè)計公司。但在蘋果iPad 2 A5處理器的“45nm召喚”下，中國廠商似乎不能停下追隨的步伐，想著如何迅速推出更高速度、更小占位面積、更低功耗的新一代IC，以便搶占市場先機。

如何以更低的投入最大化地利用主流的65nm工藝去設(shè)計產(chǎn)品是業(yè)界很多公司都在尋求的目標。富士通半導(dǎo)體即將推出的創(chuàng)新55nm工藝可以說恰逢其時，也使中國消費電子IC廠商又多了一種選擇，可不用急于往40nm節(jié)點冒進，在實現(xiàn)接近功耗的同時不僅能保護現(xiàn)有在65nm上的IP投資，而且NRE的費用仍像65nm一樣處于能承受的水平，因此非常適合中國的國情。

完整、經(jīng)過驗證的IP加速上市時間

富士通半導(dǎo)體的ASIC/COT業(yè)務(wù)部門是一個完全獨立的業(yè)務(wù)部門，一直給人非常低調(diào)的印象。多年來，他們通過整合自身在半導(dǎo)體工藝技術(shù)、關(guān)鍵IP和先進設(shè)計方法論上的巨大優(yōu)勢，一直在為包含終端消費類應(yīng)用的IC客戶和高速網(wǎng)絡(luò)通信類的IC客戶提供可靠而又完整的ASIC解決方案和增值的服務(wù)。

早在上世紀90年代，該公司就在中國大陸開始推廣ASIC方案和設(shè)計服務(wù)，最初客戶以通訊和網(wǎng)絡(luò)IC公司為主。2006年，該公司又在中國開始推廣其日本代工廠的COT服務(wù)，以便為中國客戶提供90nm和65nm工藝的ASIC設(shè)計、IP、晶圓代工等多元化的服務(wù)，很多應(yīng)用如衛(wèi)星電視、CMMB等消費類應(yīng)用芯片都是在富士通日本晶圓廠投片生產(chǎn)的(40nm以下設(shè)計是轉(zhuǎn)由臺積電代工)。從2008年開始起， 他們中國客戶中消費類電子IC廠商的比重逐年升高。

“我們深諳中國市場的風(fēng)格，所以在服務(wù)上保持著靈活的風(fēng)格，確保客戶更以滿意的性價比實現(xiàn)先進的ASIC設(shè)計和制造。”劉琿說，“另外，從晶圓代工、IP授權(quán)、設(shè)計服務(wù)以及封裝測試，我們強調(diào)的是一站式增值設(shè)計服務(wù)，可將客戶的成本、風(fēng)險、上市時間降至最低。”

上市時間是消費類終端芯片產(chǎn)品取得成功的最重要因素，而迅速地整合IP資源是達到這一訴求的關(guān)鍵。富士通半導(dǎo)體提供非常完整的針對這類應(yīng)用芯片的解決方案，提供諸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA電源管理等諸多經(jīng)過嚴格評估和量產(chǎn)驗證的IP。而這些IP大部分都是富士通內(nèi)部開發(fā)的，如此省去了客戶為尋找各個IP而去和不同IP供應(yīng)商談判的時間。從芯片的風(fēng)險角度來講，一旦芯片出現(xiàn)IP的質(zhì)量問題，客戶也無需為此而在各個IP供應(yīng)商之間周旋。從成本角度，富士通半導(dǎo)體所提供的打包IP方案也會幫助節(jié)省客戶初期的IP 投入。

圖2：富士通半導(dǎo)體可提供完整、經(jīng)過制造驗證的高品質(zhì)IP。

上文提到的智能手機、平板電腦、智能電視等創(chuàng)新消費類終端應(yīng)用需要有巨大的帶寬來支持，也就帶來通信網(wǎng)絡(luò)骨干網(wǎng)上傳輸設(shè)備技術(shù)的不斷革新的要求，從單模光纖傳輸10G到40G，再從40G到100G，未來還再向400G甚至一“太”比特的傳輸級別發(fā)展。

超高速模擬混合IP(55G-65G CMOS ADC/DAC IP)的面市使得承載更大通信帶寬的100G技術(shù)提前成為現(xiàn)實，助推整個產(chǎn)業(yè)革命。目前富士通是全球掌握此項技術(shù)領(lǐng)先的半導(dǎo)體廠商，通過整合富士通其他高速通信接口IP(Serdes)和全球化的設(shè)計資源，富士通半導(dǎo)體在光傳輸網(wǎng)領(lǐng)域成為全球最有競爭力的ASIC廠商之一。

據(jù)悉，目前已有多家世界頂級通信設(shè)備供應(yīng)商使用了富士通的IP應(yīng)用到100G網(wǎng)絡(luò)建構(gòu)方案中，使得100G傳輸網(wǎng)在世界范圍內(nèi)比預(yù)期提前2年實現(xiàn)商用。劉琿頗有感觸地說：“這也許不像Apple對我們生活的改變那么直觀，但是大家都知道，如今的世界就是一個構(gòu)建在網(wǎng)絡(luò)上的世界，因此我可以自豪地說，富士通的ADC也是改變世界的幕后英雄!”

優(yōu)勢的ASIC設(shè)計方法論(methodology)

本次富士通半導(dǎo)體推出的針對消費類終端的55nm創(chuàng)新工藝部分體現(xiàn)了富士通半導(dǎo)體在低功耗制程上所具備的優(yōu)勢。對于通常都在上億門設(shè)計規(guī)模的100G網(wǎng)絡(luò)傳輸設(shè)備ASIC又該如何應(yīng)對功耗方面的挑戰(zhàn)呢?

圖3:富士通半導(dǎo)體的動態(tài)電壓調(diào)整(DVS)設(shè)計技巧。

這類ASIC功耗都是幾十瓦，除了前面提到的那些低功耗技術(shù)肯定不足以解決問題，必須還有一些別的手段，比如Dynamic Voltage Scaling(DVS，動態(tài)電壓調(diào)整)。為實現(xiàn)DVS，富士通半導(dǎo)體開發(fā)了Process Monitor和Temperature Monitor的獨特技術(shù)。 Process monitor可以在每個block中加一個，并可以直接連到SPI總線上。Temperature monitor已經(jīng)內(nèi)嵌入富士通提供的ADC、DAC和高速接口中，只需在芯片上加一些控制算法就可以監(jiān)控制程和溫度情況的變化，也可以用一些現(xiàn)成的片外芯片來控制。

有實例表明，使用了DVS的技術(shù)后，從fast corner到slow corner平功耗均都有20%多的降幅。而且fast corner和slow corner更加集中，對于封裝熱阻的考慮變得更加收斂。

對于其他很多挑戰(zhàn)諸如超高速信號的噪聲隔離，在芯片內(nèi)、封裝上以及PCB板上富士通半導(dǎo)體都開發(fā)了很多獨特的抗噪技術(shù)，在與客戶一起合作的ASIC芯片中，富士通的這些技術(shù)和經(jīng)驗可幫助客戶在最短的時間設(shè)計出最可靠的芯片。

圖4：富士通半導(dǎo)體ASIC/COT全球的設(shè)計團隊分布情況和大致服務(wù)流程。

劉琿介紹說，富士通半導(dǎo)體ASIC/COT部門在美國、歐洲、日本、新加坡、中國上海、香港都設(shè)有設(shè)計中心，可實現(xiàn)優(yōu)勢設(shè)計方法論、技術(shù)資源的共享，以便更好地為本地客戶提供可直接面向制造的可靠設(shè)計服務(wù)。