夏普推進IGZO量產(chǎn)氧化物半導(dǎo)體備受關(guān)注
[導(dǎo)讀]本文是以高競爭率著稱的IEDM（International Electron Devices Meeting，國際電子元件會議）的回顧。在2012年12月于美國舉行的“IEDM 2012”上，被采用的4篇論文中，有2篇是有關(guān)氧化物半導(dǎo)體的成果?？梢钥闯鯯i（硅）
本文是以高競爭率著稱的IEDM（International Electron Devices Meeting，國際電子元件會議）的回顧。在2012年12月于美國舉行的“IEDM 2012”上，被采用的4篇論文中，有2篇是有關(guān)氧化物半導(dǎo)體的成果?？梢钥闯鯯i（硅）行業(yè)對該材料備受關(guān)注。
三星集團發(fā)布支持“4K以上”分辨率的新材料
氧化物半導(dǎo)體具有可在低溫下制備、性能高且透明的特點，正在以高精細顯示器的驅(qū)動晶體管為中心實現(xiàn)實用化，夏普于2012年針對液晶面板開始量產(chǎn)的“IGZO（In-Ga-Zn-O）”就是一個典型代表。松下和索尼在2013年1月舉行的“2013 International CES”上分別展出的56英寸4K×2K（3840×2160像素）有機EL面板也采用了氧化物半導(dǎo)體TFT作為驅(qū)動晶體管。在本屆IEDM上亮相的是應(yīng)該稱為“后IGZO”的新材料和有可能使氧化物半導(dǎo)體的應(yīng)用范圍擴展到顯示器以外領(lǐng)域的技術(shù)。
三星尖端技術(shù)研究所（SAIT）和首爾大學(xué)的共同研究小組提出將ZnON-TFT作為面向4K×2K以上分辨率的新一代顯示器的候補氧化物半導(dǎo)體TFT的提案（演講序號5.6）（圖1、圖2）。ZnON的帶隙只有1.3eV，與原來面向顯示器驅(qū)動TFT推出的氧化物半導(dǎo)體相比，載流子遷移率和工作穩(wěn)定性都很出色。研究人員在演講中介紹稱，在對ZnON-TFT進行光照并加載電壓的條件下，能夠以3V以下的驅(qū)動電壓獲得接近100cm2/Vs的載流子遷移率。
圖1：SAIT和首爾大學(xué)共同開發(fā)的ZnON-TFT （點擊放大）
圖2：ZnON的構(gòu)造和特性（點擊放大）
瑞薩為氧化物半導(dǎo)體應(yīng)用于CMOS電路開辟道路
氧化物半導(dǎo)體的應(yīng)用領(lǐng)域不僅局限于顯示器驅(qū)動晶體管，現(xiàn)在還提出了在玻璃基板和柔性基板上集成使用氧化物半導(dǎo)體的透明運算電路等獨特應(yīng)用。不過，氧化物半導(dǎo)體存在難以實現(xiàn)CMOS電路的缺點，因為很難形成p型晶體管，以前推出的In-Ga-Zn-O晶體管全是n型。
瑞薩電子發(fā)布了有可能改變這一現(xiàn)狀的技術(shù)。該公司使用p型非晶氧化物半導(dǎo)體開發(fā)出了晶體管，并確認(rèn)能正常工作（演講序號18.8）。這一成果有助于實現(xiàn)CMOS電路，瑞薩電子技術(shù)開發(fā)本部先行研究統(tǒng)括部統(tǒng)括部長林喜宏介紹說：“氧化物半導(dǎo)體的應(yīng)用范圍將大幅擴大?！?
此次瑞薩開發(fā)的是在邏輯LSI多層布線內(nèi)嵌入BEOL（back-end of line）晶體管的技術(shù)。通過將LSI多層布線的一部分作為柵極電極及源極、漏極使用，只需追加1～2塊掩模便可形成晶體管。因此，幾乎不會增加芯片制造成本，便可在邏輯LSI的多層布線內(nèi)嵌入驅(qū)動高電壓的電源接口電路（圖3）。
由于多層布線需要在400℃以下的低溫條件下進行，因此瑞薩開發(fā)出了使用可在低溫制備的氧化物半導(dǎo)體作為BEOL晶體管通道材料的技術(shù)，并利用使用非晶In-Ga-Zn-O作通道的n型晶體管開發(fā)出了逆變器電路。不過，只用n型晶體管構(gòu)成電源接口時，與CMOS電路相比，電路結(jié)構(gòu)容易變得復(fù)雜，且耗電量也容易增加。
因此，此次為實現(xiàn)p型晶體管，瑞薩采用了SnO（氧化亞錫）這種非晶氧化物半導(dǎo)體（圖4、圖5）。由于SnO采用常用成膜方法時容易變成結(jié)晶質(zhì)，導(dǎo)致很多晶界特性不均。 因此，瑞薩改善了成膜條件，開發(fā)出了能夠形成完全非晶態(tài)SnO膜的技術(shù)。
圖3：利用非晶氧化物半導(dǎo)體實現(xiàn)CMOS電路（點擊放大）
圖4：瑞薩開發(fā)的SnO晶體管的截面（點擊放大）
圖5：SnO的特點（點擊放大）
圖6：瑞薩開發(fā)的SnO晶體管的特性（點擊放大）
已證實利用p型SnO可實現(xiàn)良好的晶體管特性
以前，p型SnO晶體管方面的研究主要以大學(xué)為中心在進行，但導(dǎo)通/截止比低，只有兩位數(shù)，很難實用化。此次，瑞薩通過在柵極和漏極的重疊處設(shè)置偏移（縫隙），降低了截止時的漏電流（圖6），從而使導(dǎo)通/截止比達到五位數(shù)，是以前的1000倍，耐壓也達到40V以上。
此次的p型SnO晶體管的通態(tài)電流很小，只有n型In-Ga-Zn-O晶體管的1/10。不過，這一問題可以通過調(diào)整電路設(shè)計解決，比如改變n型晶體管和p型晶體管的器件尺寸等。瑞薩指出，“面向CMOS化的制造技術(shù)方面的課題已經(jīng)基本解決”，下一步將著手進行CMOS電路的設(shè)計。（記者：大下 淳一，《日經(jīng)電子》）
三星集團發(fā)布支持“4K以上”分辨率的新材料
氧化物半導(dǎo)體具有可在低溫下制備、性能高且透明的特點，正在以高精細顯示器的驅(qū)動晶體管為中心實現(xiàn)實用化，夏普于2012年針對液晶面板開始量產(chǎn)的“IGZO（In-Ga-Zn-O）”就是一個典型代表。松下和索尼在2013年1月舉行的“2013 International CES”上分別展出的56英寸4K×2K（3840×2160像素）有機EL面板也采用了氧化物半導(dǎo)體TFT作為驅(qū)動晶體管。在本屆IEDM上亮相的是應(yīng)該稱為“后IGZO”的新材料和有可能使氧化物半導(dǎo)體的應(yīng)用范圍擴展到顯示器以外領(lǐng)域的技術(shù)。
三星尖端技術(shù)研究所（SAIT）和首爾大學(xué)的共同研究小組提出將ZnON-TFT作為面向4K×2K以上分辨率的新一代顯示器的候補氧化物半導(dǎo)體TFT的提案（演講序號5.6）（圖1、圖2）。ZnON的帶隙只有1.3eV，與原來面向顯示器驅(qū)動TFT推出的氧化物半導(dǎo)體相比，載流子遷移率和工作穩(wěn)定性都很出色。研究人員在演講中介紹稱，在對ZnON-TFT進行光照并加載電壓的條件下，能夠以3V以下的驅(qū)動電壓獲得接近100cm2/Vs的載流子遷移率。
圖1：SAIT和首爾大學(xué)共同開發(fā)的ZnON-TFT （點擊放大）
圖2：ZnON的構(gòu)造和特性（點擊放大）
瑞薩為氧化物半導(dǎo)體應(yīng)用于CMOS電路開辟道路
氧化物半導(dǎo)體的應(yīng)用領(lǐng)域不僅局限于顯示器驅(qū)動晶體管，現(xiàn)在還提出了在玻璃基板和柔性基板上集成使用氧化物半導(dǎo)體的透明運算電路等獨特應(yīng)用。不過，氧化物半導(dǎo)體存在難以實現(xiàn)CMOS電路的缺點，因為很難形成p型晶體管，以前推出的In-Ga-Zn-O晶體管全是n型。
瑞薩電子發(fā)布了有可能改變這一現(xiàn)狀的技術(shù)。該公司使用p型非晶氧化物半導(dǎo)體開發(fā)出了晶體管，并確認(rèn)能正常工作（演講序號18.8）。這一成果有助于實現(xiàn)CMOS電路，瑞薩電子技術(shù)開發(fā)本部先行研究統(tǒng)括部統(tǒng)括部長林喜宏介紹說：“氧化物半導(dǎo)體的應(yīng)用范圍將大幅擴大?！?
此次瑞薩開發(fā)的是在邏輯LSI多層布線內(nèi)嵌入BEOL（back-end of line）晶體管的技術(shù)。通過將LSI多層布線的一部分作為柵極電極及源極、漏極使用，只需追加1～2塊掩模便可形成晶體管。因此，幾乎不會增加芯片制造成本，便可在邏輯LSI的多層布線內(nèi)嵌入驅(qū)動高電壓的電源接口電路（圖3）。
由于多層布線需要在400℃以下的低溫條件下進行，因此瑞薩開發(fā)出了使用可在低溫制備的氧化物半導(dǎo)體作為BEOL晶體管通道材料的技術(shù)，并利用使用非晶In-Ga-Zn-O作通道的n型晶體管開發(fā)出了逆變器電路。不過，只用n型晶體管構(gòu)成電源接口時，與CMOS電路相比，電路結(jié)構(gòu)容易變得復(fù)雜，且耗電量也容易增加。
因此，此次為實現(xiàn)p型晶體管，瑞薩采用了SnO（氧化亞錫）這種非晶氧化物半導(dǎo)體（圖4、圖5）。由于SnO采用常用成膜方法時容易變成結(jié)晶質(zhì)，導(dǎo)致很多晶界特性不均。 因此，瑞薩改善了成膜條件，開發(fā)出了能夠形成完全非晶態(tài)SnO膜的技術(shù)。
圖3：利用非晶氧化物半導(dǎo)體實現(xiàn)CMOS電路（點擊放大）
圖4：瑞薩開發(fā)的SnO晶體管的截面（點擊放大）
圖5：SnO的特點（點擊放大）
圖6：瑞薩開發(fā)的SnO晶體管的特性（點擊放大）
已證實利用p型SnO可實現(xiàn)良好的晶體管特性
以前，p型SnO晶體管方面的研究主要以大學(xué)為中心在進行，但導(dǎo)通/截止比低，只有兩位數(shù)，很難實用化。此次，瑞薩通過在柵極和漏極的重疊處設(shè)置偏移（縫隙），降低了截止時的漏電流（圖6），從而使導(dǎo)通/截止比達到五位數(shù)，是以前的1000倍，耐壓也達到40V以上。
此次的p型SnO晶體管的通態(tài)電流很小，只有n型In-Ga-Zn-O晶體管的1/10。不過，這一問題可以通過調(diào)整電路設(shè)計解決，比如改變n型晶體管和p型晶體管的器件尺寸等。瑞薩指出，“面向CMOS化的制造技術(shù)方面的課題已經(jīng)基本解決”，下一步將著手進行CMOS電路的設(shè)計。（記者：大下 淳一，《日經(jīng)電子》）
下載文檔
