全球芯片設(shè)計及電子系統(tǒng)軟件暨IP領(lǐng)導(dǎo)廠－新思科技(Synopsys)宣布，推出全新DesignWare ARC HS處理器系列產(chǎn)品。
32位元ARC HS34和HS36處理器是目前最高效的ARC處理器核心，在一般28納米的矽制程中，能以高達2.2 GHz的速度提供1.9 DMIPS/MHz的處理能力。新的HS處理器能讓功耗效率(DMIPS/mW)及面積效率(DMIPS/mm2)達到最佳化，同時執(zhí)行高速數(shù)據(jù)和訊號處理作業(yè)，能充份運用在SoC中使用的嵌入式處理器，以符合固態(tài)式硬盤(solid-state drive，SSD)、連網(wǎng)型家電(connected appliances)、汽車控制器、媒體播放器、數(shù)碼電視、機上盒(set-top box)、家用網(wǎng)絡(luò)等產(chǎn)品的需求。
新思科技的ARC HS處理器系列使用新一代ARCv2指令集架構(gòu)(instruction-set architecture，ISA)，能在極低功耗下，實現(xiàn)高效嵌入式及高度嵌入式設(shè)計，同時使用的矽面積也相當精簡，運用于一般28納米制程中，HS核心僅耗用0.025mW/MHz，且使用面積最小可達0.15mm2。該核心具備高速的10級管線(10-stage pipeline)，支持亂序執(zhí)行(out-of-order execution)，進而將閑置處理器周期降至最低，且讓指令吞吐量(instruction throughput)達到最大，精密的分支預(yù)測(branch prediction)以及后期ALU能提升指令處理的效率。為加速數(shù)學函數(shù)的執(zhí)行，ARC HS處理器讓設(shè)計人員可以選擇執(zhí)行硬件整數(shù)除法器( integer divider)、64位元乘積指令、乘積累加(multiply-accumulate，MAC)、矢量加法和矢量減法，以及可配置IEEE 754浮點算數(shù)單位(單/雙精確度或兩者兼具)。
與前一代的ARC核心相較，ARCv2核心可提升程序碼密度(code density)達18%，進而減少存儲器需求。新的64位元雙倍加載/雙倍儲存之非等齊存儲器(unaligned memory)存取能力可加速數(shù)據(jù)移轉(zhuǎn)，透過這項功能，HS處理器能支持緊密耦合(close coupled)存儲器以及指令和數(shù)據(jù)緩存(只限HS36)。此外，針對需要更高階的存儲器可靠度和存儲器保護的應(yīng)用，客戶也能額外選擇適用于處理器中所有存儲器的錯誤校正碼(error-correcting code ，ECC)硬件。
下載文檔
