Altera計(jì)劃推28納米SoC FPGA 2013年正式導(dǎo)入量產(chǎn)

摘要：  隨著FPGA需求增溫，Altera也打鐵趁熱，計(jì)劃在年底前推出28納米SoC FPGA，并于2013年正式導(dǎo)入量產(chǎn)。Altera28、20納米(nm)現(xiàn)場(chǎng)可編程門陣列(FPGA)壯大發(fā)展聲勢(shì)。

關(guān)鍵字：  單晶片，  芯片，  處理器

隨著FPGA需求增溫，Altera也打鐵趁熱，計(jì)劃在年底前推出28納米SoC FPGA，并于2013年正式導(dǎo)入量產(chǎn)。Altera28、20納米(nm)現(xiàn)場(chǎng)可編程門陣列(FPGA)壯大發(fā)展聲勢(shì)。

繼賽靈思(Xilinx)先出手打造28納米FPGA大軍后，Altera也會(huì)在今年第四季發(fā)布三款28納米系統(tǒng)單晶片(SoC)FPGA參考設(shè)計(jì)，并于明年推進(jìn)至20納米及三維晶片(3D IC)制程，加強(qiáng)可編程邏輯元件(PLD)、特定應(yīng)用芯片及處理器核心整合度，再度推升芯片效能并縮小芯片面積。

Altera董事長(zhǎng)暨執(zhí)行長(zhǎng)John Daane認(rèn)為，運(yùn)算、儲(chǔ)存與網(wǎng)路處理應(yīng)用領(lǐng)域?qū)⑹荈PGA未來(lái)的潛力市場(chǎng)，Altera正加速發(fā)展相關(guān)產(chǎn)品。

Altera 董事長(zhǎng)暨執(zhí)行長(zhǎng)John Daane表示，挾軟件可編程及資料平行處理等功能優(yōu)勢(shì)，F(xiàn)PGA正大舉在運(yùn)算、無(wú)線通訊和移動(dòng)裝置領(lǐng)域攻城掠地。特別是SoC FPGA因整合FPGA架構(gòu)、數(shù)字信號(hào)處理器(DSP)/微處理器(MPU)核心、特定應(yīng)用集成電路(ASIC)與特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)，可發(fā)揮強(qiáng)大效能并加速系統(tǒng)開(kāi)發(fā)時(shí)程，更受到市場(chǎng)熱烈擁戴。

隨著FPGA需求增溫，Altera也打鐵趁熱，計(jì)劃在年底前推出28納米SoC FPGA，并于2013年正式導(dǎo)入量產(chǎn)。Altera資深副總裁暨技術(shù)長(zhǎng)Misha Burich補(bǔ)充，加速推進(jìn)半導(dǎo)體制程是FPGA業(yè)者開(kāi)發(fā)高整合度SoC FPGA的關(guān)鍵。因應(yīng)市場(chǎng)潮流，Altera已采用28納米制程，在SoC FPGA中內(nèi)建兩顆ARM Cortex-A9核心，并視個(gè)別系統(tǒng)業(yè)者要求導(dǎo)入各種ASIC、ASSP及MPU;目前也分別針對(duì)影像處理、通訊與云端儲(chǔ)存應(yīng)用打造三款新參考設(shè)計(jì)。

事實(shí)上，賽靈思已超前Altera量產(chǎn)28納米、2.5D FPGA，同樣達(dá)成高整合設(shè)計(jì)目標(biāo);此即激勵(lì)A(yù)ltera加速朝20納米研發(fā)方向邁進(jìn)。Burich透露，下一代采用20納米或立體芯片堆疊設(shè)計(jì)的SoC FPGA可望于2013年亮相，將再縮減60%功耗，并提升六倍邏輯門密度與50%運(yùn)算速度，樹(shù)立每瓦效能新里程碑。

此外，Altera的SoC FPGA將全面支援開(kāi)放運(yùn)算語(yǔ)言(OpenCL)，使系統(tǒng)內(nèi)部異質(zhì)矽智財(cái)(IP)的訊號(hào)溝通更順暢。Burich強(qiáng)調(diào)，此一架構(gòu)將能簡(jiǎn)化SoC FPGA與中央處理器(CPU)、繪圖處理器(GPU)之間的資訊傳導(dǎo)機(jī)制，不須再導(dǎo)入大量系統(tǒng)零組件，有助系統(tǒng)廠精簡(jiǎn)物料清單( BOM)成本，并加速產(chǎn)品上市。

SoC FPGA整合高階處理器核心又支援OpenCL架構(gòu)，能以極小面積激發(fā)強(qiáng)大運(yùn)算效能，遂讓業(yè)界期待該元件能直接取代CPU在系統(tǒng)中的地位。

不過(guò)，Altera回應(yīng)，SoC FPGA并不能擔(dān)綱系統(tǒng)的主處理器，主因在于FPGA專擅平行處理，而大部分邏輯運(yùn)算仍須由CPU負(fù)責(zé)，兩個(gè)元件負(fù)責(zé)的領(lǐng)域截然不同。