Vishay發(fā)布采用PowerPAIR® 封裝的高性能非對(duì)稱雙片TrenchFET® MOSFET

下一代器件的最大RDS(ON)降低57%，提高了轉(zhuǎn)換效率

21ic訊 日前，Vishay Intertechnology, Inc.宣布，發(fā)布采用PowerPAIR® 3mm x 3mm封裝，使用TrenchFET® Gen IV技術(shù)的新款30V非對(duì)稱雙片TrenchFET 功率MOSFET---SiZ340DT。Vishay Siliconix SiZ340DT把高邊和低邊MOSFET組合在一個(gè)小尺寸封裝里，導(dǎo)通電阻比前一代同樣封裝尺寸的器件低57%，功率密度高25%，效率高5%，可節(jié)省空間，并簡(jiǎn)化高效同步降壓轉(zhuǎn)換器的設(shè)計(jì)。

SiZ340DT的TrenchFET Gen IV技術(shù)使用了非常高密度的設(shè)計(jì)，能夠降低導(dǎo)通電阻，而不會(huì)大幅增加?xùn)艠O電荷，從而使傳導(dǎo)損耗最小，并減少在更高功率輸出情況下的總功率損耗。因此，SiZ340DT的低邊通道2的MOSFET在10V和4.5V柵極驅(qū)動(dòng)下的導(dǎo)通電阻只有5.1mΩ和7.0mΩ。高邊通道1的MOSFET在10V和4.5V下的導(dǎo)通電阻為9.5mΩ和13.7mΩ。

今天發(fā)布的器件適用于“云計(jì)算”基礎(chǔ)設(shè)施、服務(wù)器、電信設(shè)備和各種客戶端電子設(shè)備，以及移動(dòng)計(jì)算中的同步降壓。預(yù)計(jì)用到這款器件的DC/DC模塊包括服務(wù)器、計(jì)算機(jī)、筆記本電腦、圖形卡、游戲機(jī)、存儲(chǔ)陣列、電信設(shè)備、DC/DC磚式電源和POL中的系統(tǒng)輔助電源。SiZ340DT還可以用在給FPGA供電的DC/DC轉(zhuǎn)換電路中。

在這些應(yīng)用中，器件可以把通道1的MOSFET的柵極電荷保持在5.6nC，通道2的MOSFET的柵極電荷保持在10.1nC。這樣，就可以得到較低的導(dǎo)通電阻與柵極電荷乘積，進(jìn)而降低傳導(dǎo)和開(kāi)關(guān)損耗，提高系統(tǒng)的總體效率。導(dǎo)通電阻與柵極電荷乘積是DC/DC轉(zhuǎn)換器中MOSFET的優(yōu)值系數(shù)(FOM)。憑借更高的轉(zhuǎn)換效率，SiZ340DT在相同輸出負(fù)載下的發(fā)熱比前一代器件低30%，或是在發(fā)熱相同的情況下提高功率密度。

對(duì)于10A～15A輸出電流和輸出電壓低于2V的典型DC/DC拓?fù)洌琒iZ340DT的3mm x 3mm小占位面積比使用分立器件的方案最多可節(jié)省77%的PCB空間，比如高邊使用PowerPAK® 1212-8 MOSFET，低邊使用PowerPAK SO-8 MOSFET的方案。由于降低了開(kāi)關(guān)損耗，器件的開(kāi)關(guān)頻率可以超過(guò)450kHz，允許使用更小的電感器和電容器，在不犧牲性能的前提下達(dá)到縮小PCB尺寸的目的。另外，這款MOSFET的性能優(yōu)于多片并排使用的前一代器件，有可能減少元器件總數(shù)，并簡(jiǎn)化設(shè)計(jì)。

SiZ340DT進(jìn)行了100%的Rg和UIS測(cè)試，符合JEDEC JS709A的無(wú)鹵素規(guī)定和RoHS指令2011/65/EU。

器件規(guī)格表：

封裝的高性能非對(duì)稱雙片TrenchFET® MOSFET" />

SiZ340DT現(xiàn)可提供樣品，在2013年4季度實(shí)現(xiàn)量產(chǎn)，大宗訂貨的供貨周期為十四周到十六周。