1 引言靜電放電(ESD)現象，一直是困擾集成電路設計與制造的一個難題。在整個集成電路的制造。封裝。運輸過程中都會產生靜電，并對集成電路造成可能的損壞。每年，因ESD導致的電子產品失效所占比例從23%到72%不等。尤其是當集成電路制造進入納米工藝(<90nm)以后，隨著MOS晶體管尺寸的減小，集成電路整體的抗ESD能力愈發(fā)下降，而ESD應力本身并不會隨著工藝尺寸的減小而減弱。另一方面，工作電壓的降低。射頻以及功率電路的特殊應用環(huán)境。IO端口的尺寸限制都對ESD防護結構提出了更高更加細化的要求。
ESD防護器件主要分為二極管。MOS管和SCR結構。其中二級管結構簡單，寄生效應少，適合射頻領域的ESD防護，不會給電路引入過多的寄生參數。而MOS管常采用柵接地的形式(GGNMOS)，因其良好的工藝兼容性。各項ESD性能較為折中被廣泛的應用于集成電路IO端口的防護之中。相比前兩者，硅控整流器(SCR)結構有著最高的ESD效率。在相同的面積之下，SCR結構能夠達到二極管或MOS管結構的數倍ESD防護效果。但因為SCR的I-V曲線呈現一種深回滯的狀態(tài)，容易導致ESD防護失效和閂鎖效應的發(fā)生，這使得普通的SCR結構一般不能直接用于集成電路的ESD防護。需要針對不同電路的工作環(huán)境和工作電壓，對SCR結構進行相應的改進設計。低觸發(fā)電壓SCR(LVTSCR)與二極管輔助觸發(fā)SCR(DTSCR)就是兩種較為成功的SCR改進結構。
2 LVTSCR結構概述LVTSCR是最早應用于ESD防護的SCR結構之一，其結構特點是SCR中內嵌了一個GGNMOS的結構(圖1)，帶來的好處是觸發(fā)電壓的大幅度降低，基本能夠將SCR的觸發(fā)電壓降低到同工藝下的GGNMOS的水平。
一個65nm工藝下的典型50um單叉指LVTSCR的TLP測試曲線如圖2所示。該LVTSCR的回滯點在6.8V,維持電壓點2.6V.50um單叉指的It2能夠達到2.4A.為對于圖2中回滯點附近放大部分的曲線觀察可以看到早在不到6V時，LVTSCR就已經呈現開啟的狀態(tài)，有微弱的電流流過LVTSCR.6V左右的開啟電壓這與同樣線寬下的GGNMOS觸發(fā)電壓是非常接近的，這部分電流正是在瞬態(tài)ESD條件下流過LVTSCR溝道部分的電流。
正是因為有了內嵌的柵結構，使得LVTSCR能夠獲得與相同工藝下GGNMOS一樣的觸發(fā)，實現低電壓開啟的目的。另外還是要注意到，盡管采用了內嵌柵實現觸發(fā)電壓的降低，LVTSCR的維持電壓依舊是比較低的，如此低的維持電壓非常容易發(fā)生閂鎖效應，為此必須對LVTSCR進行提高維持電壓的設計。
對于SCR結構，最為常用的提高維持電壓的方法就是拉伸SCR中兩個寄生三極管結構的基區(qū)寬度。
通過降低三極管的電流放大能力來減弱SCR開啟后正反饋的效果，最終達到提高維持電壓的目的。
圖3(a)中的Dl控制的是LVTSCR的寄生NPN三極管的基區(qū)寬度。通過不斷增加D1的寬度，可以獲得具有高維持電壓的LVTSCR結構。圖4中實心部分的曲線就是采用了不同Dl的LVTSCR所獲得的TLP測試曲線，可以觀察到隨著D1從lure增加到4um,LVTSCR的維持電壓從最低的3.2V增加到了5V.如此高的維持電壓僅與觸發(fā)電壓有著不到2V的工作區(qū)間，避免了ESD防護失效和閂鎖效應的發(fā)生。
盡管達到了提高維持電壓的目的，圖3(a)中的方法畢竟還是缺乏效率。因為只是在橫向上增加器件的寬度，所以帶來的是ESD器件整體面積的增大，這對于目前寸土寸金的IO口來說，顯然是一種不能夠接受的方案。為了更好地利用起硅片面積，做到有效提高維持電壓的目的，本文提出了一種通過增加浮空N阱從縱向上也增加基區(qū)寬度的方法，如圖3(b)所示。在拉伸后的Dl區(qū)間增加一個N阱結構，該N阱結構因為在電位上不與陽極或者陰極相連，所以其電位上是浮空的。如圖3(b)中虛線部分所示，浮空N阱的加入使得基區(qū)寬度不再是橫向上的一段距離，而是要加上兩段N阱的深度。在版圖上，該改進結構并未增加任何的面積，是一種非常有效率的提高維持電壓的方案。通過圖4中空心曲線與實心曲線的對比我們可以看到：相比同樣寬度的LVTSCR,增加了浮空N阱的LVTSCR的維持電壓要高的多，維持電壓的提高從0.3V至1v不等。
采用TCAD仿真分析，可以看到增加了浮空N阱后LVTSCR內觸發(fā)電流的流向。因為在浮空N阱與P型襯底之間會形成反型層隔絕電流經過，所以流經此處的電流必須饒果果浮空N阱的底部從陽極流向陰極，即電流路徑被人為地延長了，這也是為什么增加浮空N阱能夠有效增加基區(qū)寬度，提高維持電壓的原因。
3 DTSCR結構概述LVTSCR能夠做到相同工藝下GGNMOS相近的觸發(fā)電壓，但如果需要得到更低的觸發(fā)電壓用于極低電壓電路的ESD保護，則需要改變SCR的觸發(fā)方式。通過外加輔助觸發(fā)結構，SCR的開啟電壓是可以得到控制的。二極管輔助觸發(fā)的SCR(DTSCR)就是一種更有著低電壓開啟特性的SCR結構，其剖面示意圖如圖6所示。[!--empirenews.page--]
這是一個外接了兩個二極管的DTSCR結構，圖中左邊部分為主SCR,電流路徑是P+/N阱/P襯底/N+.而SCR N阱中的P+/N阱以及右邊獨立的兩個P+/N阱二極管則組成了這個DTSCR的二極管串觸發(fā)電路。當ESD電流會從陽極進入，依次流過SCR中的P+/N阱寄生二極管以及之后的兩個二極管，最終由陰極流出。當流經的電流在SCR N阱中的阱電阻RNwell上形成0.7V的電壓降時，DTSCR的SCR部分就會開啟，成為泄放ESD的主要路徑。因為二極管串的開啟電壓由二極管的串聯(lián)個數決定，圖6中3個二極管的開啟電壓大約是2.1V,DTSCR可以根據所應用的電壓環(huán)境來調整串聯(lián)二極管個數。是一種具有一定可變性的ESD防護結構。
注意到圖6中還標注出了寄生SCR的電流路徑，該寄生SCR是由主SCR的N阱部分和最后一個二極管所構成的，正是因為該寄生結構的存在，DTSCR的TLP曲線呈現一種多次回滯的特性，如圖7所示。
同樣通過TCAD仿真，可以證明關于寄生SCR工作的猜想。圖8中可以看到在二極管導通和主SCR開啟之間，有一段寄生SCR工作的階段，應對的正是圖7中曲線一次回滯后的工作階段。
DTSCR采用的目的是為了盡量減小整個結構的開啟電壓，而寄生SCR的存在則是會影響到主SCR的開啟，為了能夠進一步的減小DTSCR開啟電壓的上限，這里依舊采用變化SCR基區(qū)寬度的方法，如圖9所示，通過改變二極管串聯(lián)的順序(改為從最遠離主SCR的二極管依次串聯(lián)到靠近主SCR的二極管)，以及主SCR中的N阱與最后一個二極管間的N阱之間的距離D,我們可以得到圖10的TLP測試曲線?？梢钥吹诫S著D的變化，改進型DTSCR的第二次觸發(fā)電壓也發(fā)生著變化：D越小，則第二次觸發(fā)電壓也越低。最低可以達到3.5V的電壓值。另一方面2V的維持電壓值也足夠用于1.2/1.8V電路的ESD防護并且能夠避免閂鎖效應的發(fā)生。如此一來，DTSCR真正做到了低電壓觸發(fā)，足夠的維持電壓。
4結論本文針對納米工藝下的ESD防護特點提出使用SCR結構作為防護器件，并進行了相應的研究。
選擇常見的LVTSCR結構和DTSCR,因為這兩種SCR結構有著非常低的開啟電壓。同時也對LVTSCR和DTSCR進行了相應的改進設計使得他們能夠起到相應的ESD防護作用。通過TLP測試和TCAD仿真分析，SCR的工作原理得到了解釋，測試與分析證明改進后的LVTSCR和DTSCR是有著廣泛的應用前景的。
下載文檔
