直接數(shù)字合成(DDS)是一種用于生成任意頻率波形的技術，其輸出可以輕松地轉換或調諧到另一個頻率或相位，而不會出現(xiàn)不連續(xù)，相移或其他偽影。它用于無線系統(tǒng)中的調諧和頻率控制，無線系統(tǒng)必須掃描各種頻率，或支持無線通信系統(tǒng)，頻率捷變雷達和時域反射計(TDR)等應用中的許多離散信道。 DDS是其他合成技術(如鎖相環(huán)(PLL)和FPGA + DAC)的有吸引力的替代方案，因為它在許多應用中具有更小的占位面積，更低的功耗和更低的成本，可提供卓越的性能。
DDS的原理
DDS是一種生成不使用任何傳統(tǒng)“振蕩器”方法的波形的技術。相反，它使用數(shù)字存儲器和緩沖器與數(shù)字/模擬轉換器輸出級結合，合成或創(chuàng)建波形的幅度與時間點。此外，DDS輸出不必是正弦波;它可以是三角形，正方形或任何其他波形。請注意，盡管我們將其視為頻率合成器，但DDS的許多概念都以“相位”為中心。這不是問題，因為相位和頻率密切相關;頻率是相位的時間變化率(微分)，相反，相位是頻率的時間積分。
DDS系統(tǒng)中有三個主要功能模塊(圖1)，一個累加器(由相位寄存器和求和點組成)，一個相位數(shù)字轉換器(一個存儲器模塊也稱為相位到幅度)轉換器)和數(shù)字/模擬轉換器(D/A轉換器)。它需要一個參考頻率輸入(通常來自精密或晶體時鐘)，該參考頻率輸入由縮放因子分頻，縮放因子本身由二進制調諧字建立，并且是累加器的輸入。
圖1：DDS使用由調諧字控制的累加器來從系統(tǒng)時鐘開發(fā)子速率時鐘;然后，該衍生時鐘逐步通過相位 - 幅度/數(shù)字轉換器存儲器，其輸出驅動D/A轉換器。
相位累加器產(chǎn)生與所需輸出波形的相位角相對應的數(shù)字，而相位 - 數(shù)字轉換器產(chǎn)生在該特定相位角處發(fā)生的輸出幅度的瞬時數(shù)字分數(shù)。最后，D/A轉換器根據(jù)相角數(shù)據(jù)的值提供模擬輸出(圖2)。對于正弦波輸出，相位 - 數(shù)字轉換器只是正弦波值的查找表，但其他表格可用于其他波形。
圖2：DDS每個階段的數(shù)字和模擬波形顯示了它如何與大多數(shù)數(shù)字電路合成輸出模擬波形。
您可以將DDS操作視為遞增計數(shù)器，逐步通過相位 - 數(shù)字轉換器的查找表中的條目。要更改頻率，只需更改計數(shù)器增量的速率?？紤]到DDS的核心是固定頻率參考時鐘fc，你怎么能這樣做?您可以使用固定頻率時鐘和數(shù)字控制振蕩器(NCO)來實現(xiàn)此目的。相位累加器按N計算，通過簡單的公式產(chǎn)生與fc相關的頻率Fout：
其中M是調諧字的分辨率(24到48位，取決于DDS設計) )，N是fc的脈沖數(shù)，匹配相位累加器輸出字的最小增量相位變化。因此，調諧字將輸出頻率定義為參考時鐘頻率的一部分。
要改變相位或頻率，調諧字會發(fā)生變化，輸出會直接轉換到新的頻率/相位，而不會出現(xiàn)任何凸起，不連續(xù)或其他不希望的失真。因此，無論是在手機還是軍用雷達干擾器中，DDS都非常適合快速，靈活的跳頻。
雖然這是一種數(shù)字技術，但D/A轉換器的性能是輸出純度和整體性能的主要因素。它可能是與全數(shù)字元件分離的IC，也可能是單個更大的IC，具體取決于所需的性能，供應商的設計和工藝能力，成本和測試問題。幾乎所有DDS應用都需要高分辨率，高速，高性能的D/A轉換器。
性能參數(shù)
由于D/A轉換器是關鍵，其規(guī)格通常會限制DDS性能。幸運的是，有許多獨立的D/A轉換器或單芯片DDS + D/A轉換器組件具有非常好的性能，因此該技術非常有用。
D/A轉換器輸出是一系列不同的振幅點，而不是平滑的正弦波(或其他波形)。對于最常見的情況，即正弦波，D/A轉換器輸出是一串具有正弦時間包絡的脈沖。在頻域中，這對應于基頻和其別名(圖像)，具有通常的sin x/x包絡(圖3)。
低通濾波器用于衰減這些圖像并提高基波(基帶)正弦輸出的純度。由于第一幅圖像的幅度僅比基波幅度低3 dB，因此該濾波器的設計及其抑制圖像的方式至關重要。遵循奈奎斯特采樣標準，最大輸出頻率是D/A轉換器輸出更新速率的一半。
圖3：D/A轉換器的輸出具有通常的sin x/x滾降，此處顯示300 MHz時鐘和80 MHz正弦波輸出。
關鍵DDS規(guī)范包括：
無雜散動態(tài)范圍(SFDR)是基波信號與輸出中最強雜散信號的強度比。它是DAC輸出端的最大信號分量，載波或基波的RMS值與下一個最大雜散輸出(雜散)分量的RMS值之比;它通常以dBc(相對于載波的dB)來測量，通常具有60到100 dBc之間的值。
相位噪聲和抖動(各種源)在很多方面對同一誤差源有兩種觀點，在頻域(相位)或時域(抖動)。源包括參考時鐘中的抖動，該抖動位于實際DDS電路之外但仍會影響最終性能。
D/A轉換器本身的性能。與其他DDS元素無關，存在線性度，量化誤差和其他眾所周知的轉換器誤差動態(tài)源的習慣問題。
雖然不直觀明顯，但相位寄存器輸出的任何截斷都可以導致代碼相關的錯誤。雖然二進制編碼的字不會導致這種截斷誤差，但非二進制編碼字和隨后的相位噪聲截斷誤差將在頻譜中產(chǎn)生雜散。
帶寬影響DDS輸出可以轉換的速率新的頻率沒有失真。
可用的DDS組件和套件
供應商提供可用于構建DDS功能的組件，以及單IC解決方案。此外，它們還提供評估套件，簡化測試和評估，同時消除與布局和PC板設計相關的問題。
Intersil的ISL5314是一個完整的DDS功能，采用48引腳封裝(圖4)。它包括一個14位D/A轉換器，可提供125 Msamples/s的樣本更新速率。 16位NCO(DAC向下舍入為14位)由48位中心頻率字，48位偏移頻率字和40位串行加載調諧字的總和控制。對于快速調諧，NCO通過并行接口加載，而串行接口用于整體IC控制，以減少引腳數(shù)和封裝尺寸。
圖4：Intersil的ISL5314包括一個14位D/A轉換器，用于輸出，采樣更新速率為125 Msamples/s;它由48位中心頻率字，48位偏移頻率字和40位串行調諧字的總和控制。
ADI公司的AD9952還包括一個14位D/A轉換器，但對于高達200 MHz的正弦波，最高可以達到400 Msamples/s(圖5)。相位噪聲在1 kHz時優(yōu)于̵120dBc/Hz，SFDR至少為80 dB。低功耗1.8 V IC(用于數(shù)字接口兼容性的5 V I/O)使用串行格式進行整體控制，并加載32位調諧字，以最大限度地減小封裝尺寸。
圖5：ADI公司的AD9952可以在高達200 MHz的正弦波下以高達400 MSsamples/s的速率進行更新;相位噪聲低于̵120dBc/Hz，而SFDR》 80 dB。
為了獲得完整的性能評估，ADI公司的AD9958/PCB支持AD9958，這是一款雙通道，500 Msample/s，10位DDS IC。電路板(圖6)包括用于控制和測量AD9958的PC評估軟件，用于連接到用于設置和評估的PC的USB接口，以及具有用于電路板控制和數(shù)據(jù)的頻率掃描功能的圖形用戶界面(GUI)軟件分析。
圖6：AD9958 DDS IC的AD9958/PCB評估板包括用戶的所有相關電路，電源連接，USB接口，設置/測試/評估軟件和GUI。
下載文檔
