加法器

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器，它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ)，其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法，通過(guò)VHDL語(yǔ)言在OuartusII中進(jìn)

測(cè)試測(cè)量
2012-08-29

AD 加法器 BSP 進(jìn)程
使用儀表放大器的高性能加法器

隨著儀表放大器價(jià)格的逐步下滑，它們可以為傳統(tǒng)上采用運(yùn)算放大器的應(yīng)用提供更高的性能。圖1中的運(yùn)放加法器有一些缺點(diǎn)。首先，輸入端為中低輸入阻抗，這是由每個(gè)信號(hào)的輸入電阻所決定的。當(dāng)驅(qū)動(dòng)信號(hào)源阻抗較大，或需要

模擬
2012-08-21

運(yùn)放噪聲儀表放大器加法器
基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器

摘要：設(shè)計(jì)了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個(gè)18 b有符號(hào)或17 b無(wú)符號(hào)數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對(duì)9-2壓縮樹(shù)和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器

電子設(shè)計(jì)自動(dòng)化
2012-05-22

FPGA 嵌入式乘法器加法器
基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器

摘要：設(shè)計(jì)了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個(gè)18 b有符號(hào)或17 b無(wú)符號(hào)數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對(duì)9-2壓縮樹(shù)和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器

數(shù)字電源
2012-05-20

FPGA 嵌入式乘法器加法器
由運(yùn)算放大器組成加法器的電路

圖中所示是用通用I型F004運(yùn)放組成的加法器.加法器是指輸出信號(hào)是幾個(gè)輸入信號(hào)之和的放大器,它分為倒相加法器和同相加法器.圖中A是一個(gè)倒相加法器電路,從圖中可知

消費(fèi)電子
2012-03-03

電路運(yùn)算放大器 IMAGE 加法器
基于多相技術(shù)的大型濾波器的實(shí)現(xiàn)方案

在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長(zhǎng)（有大量的抽頭），濾波器的響應(yīng)越好。然

數(shù)字電源
2012-01-21

濾波器 FIR濾波器加法器
基于多相技術(shù)的大型濾波器的實(shí)現(xiàn)方案

基于多相技術(shù)的大型濾波器的實(shí)現(xiàn)方案

嵌入式教程
2012-01-21

濾波器 FIR濾波器加法器
FIR并行濾波器設(shè)計(jì)

FIR并行濾波器設(shè)計(jì)

嵌入式教程
2011-06-02

濾波器設(shè)計(jì) FIR 加法器 BSP
優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

摘要：基于提高速度和減少面積的理念，對(duì)傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良?？紤]到FPGA的實(shí)現(xiàn)特點(diǎn)，研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹(shù)型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)

電子設(shè)計(jì)自動(dòng)化
2011-05-03

FPGA實(shí)現(xiàn) FIR數(shù)字濾波器加法器 BSP
優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

摘要：基于提高速度和減少面積的理念，對(duì)傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良。考慮到FPGA的實(shí)現(xiàn)特點(diǎn)，研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹(shù)型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)

數(shù)字電源
2011-05-01

FPGA實(shí)現(xiàn) FIR數(shù)字濾波器加法器 BSP
基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計(jì)

摘　要：半帶濾波器是一種高效的數(shù)字濾波器，目前流行的半帶濾波器設(shè)計(jì)方法一般能夠滿足參數(shù)要求，但其存在著功耗高、面積大、資源耗費(fèi)代價(jià)高等不足之處。為了彌補(bǔ)上述的不足，文中提出了一種基于折疊技術(shù)的新的

模擬
2011-03-11

濾波器系統(tǒng)時(shí)鐘 CK 加法器
基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計(jì)

本文以11階半帶濾波器的設(shè)計(jì)為例，介紹了折疊技術(shù)在半帶濾波器上的應(yīng)用。與傳統(tǒng)的設(shè)計(jì)相比其有很大的優(yōu)越性和突破，單一時(shí)鐘控制，并且設(shè)計(jì)過(guò)程當(dāng)中沒(méi)用到乘法器，大大減少了硬件資源，同時(shí)也使設(shè)計(jì)面積和功耗大為減少，穩(wěn)定性高！

模擬
2011-02-14

濾波器系統(tǒng)時(shí)鐘 CK 加法器
基于流水線加法器的數(shù)字相關(guān)器設(shè)計(jì)

數(shù)字相關(guān)器在數(shù)字?jǐn)U頻通信系統(tǒng)中應(yīng)用廣泛，受數(shù)字信號(hào)處理器件速度限制，無(wú)法應(yīng)用于高速寬帶通信系統(tǒng)，在此提出了一種基于流水線加法器的數(shù)字相關(guān)處理算法。該算法最大限度地減少了加法器進(jìn)位操作，解決了基于全加器型數(shù)字相關(guān)器存在的進(jìn)位延遲過(guò)大的問(wèn)題，實(shí)現(xiàn)了時(shí)分多址體制下的同步段數(shù)字相關(guān)，提高了同步段相關(guān)的可靠性。

模擬
2010-10-20

數(shù)據(jù)流數(shù)字相關(guān)器加法器 BSP
運(yùn)算放大器組成加法器電路圖

圖中所示是用通用I型F004運(yùn)放組成的加法器.加法器是指輸出信號(hào)是幾個(gè)輸入信號(hào)之和的放大器,它分為倒相加法器和同相加法器.圖中A是一個(gè)倒相加法器電路,從圖中可知

消費(fèi)電子
2010-10-11

電路圖放大器運(yùn)算放大器加法器
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)

摘要：基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢(shì)。數(shù)字濾波器可以濾除多余的噪聲

電子設(shè)計(jì)自動(dòng)化
2010-07-12

濾波器設(shè)計(jì) FIR濾波器加法器 BSP
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)

摘要：基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢(shì)。數(shù)字濾波器可以濾除多余的噪聲

數(shù)字電源
2010-07-09

濾波器設(shè)計(jì) FIR濾波器加法器 BSP
多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器

在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長(zhǎng)（有大量的抽頭），濾波器的響應(yīng)越好。然

數(shù)字電源
2010-04-05

濾波器 FIR濾波器加法器 BSP
多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器

多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器

嵌入式教程
2010-04-05

濾波器 FIR濾波器加法器 BSP
基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)

0 引言　　WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802．16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)

電子設(shè)計(jì)自動(dòng)化
2010-03-03

定時(shí) FPGA實(shí)現(xiàn) 加法器 BSP
基于FPGA的掃頻信號(hào)源的研究與設(shè)計(jì)

介紹掃頻電路和DDS技術(shù)的原理，利用FPGA設(shè)計(jì)一個(gè)以DDS技術(shù)為基礎(chǔ)的掃頻信號(hào)源，給出用Verilog語(yǔ)言編程的實(shí)現(xiàn)方案和實(shí)現(xiàn)電路。并通過(guò)采用流水線技術(shù)提高了相位累加器的運(yùn)算速度，通過(guò)改進(jìn)ROM壓縮算法以減小存儲(chǔ)器的容量，完成了對(duì)整個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)。運(yùn)用QuartusⅡ軟件仿真驗(yàn)證了程序設(shè)計(jì)的正確性，最終在硬件電路上實(shí)現(xiàn)了該掃頻信號(hào)源。

測(cè)試測(cè)量
2010-02-03

FPGA 信號(hào)源 DDS 加法器

首頁(yè) 上一頁(yè) 1 2 3 下一頁(yè) 尾頁(yè)

加法器

FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)

使用儀表放大器的高性能加法器

基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器

基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器

由運(yùn)算放大器組成加法器的電路

基于多相技術(shù)的大型濾波器的實(shí)現(xiàn)方案

基于多相技術(shù)的大型濾波器的實(shí)現(xiàn)方案

FIR并行濾波器設(shè)計(jì)

優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計(jì)

基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計(jì)

基于流水線加法器的數(shù)字相關(guān)器設(shè)計(jì)

運(yùn)算放大器組成加法器電路圖

基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)

基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)

多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器

多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器

基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)

基于FPGA的掃頻信號(hào)源的研究與設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻