多路

基于單片機(jī)控制多路PZT的驅(qū)動電路設(shè)計

基于FPGA的多路I2C總線設(shè)計與實(shí)現(xiàn)

基于STM32的多路電壓采集的設(shè)計與實(shí)現(xiàn)

1.引言近年來，數(shù)據(jù)采集及其應(yīng)用受到了人們越來越廣泛的關(guān)注，數(shù)據(jù)采集系統(tǒng)也有了迅速的發(fā)展，它可以廣泛的應(yīng)用于各種領(lǐng)域。數(shù)據(jù)采集技術(shù)是信息科學(xué)的重要分支之一，數(shù)據(jù)采

業(yè)界兩款多路輸出同步降壓型的可編程電源模塊問世

導(dǎo)讀：日前，Exar公司宣布推出業(yè)界兩款最低高度的高密度電源模塊XRP9710和XRP9711.此兩款器件是具備多路輸出同步降壓的全新可編程電源模塊，支持兼容SMBus的I2C總線以及遠(yuǎn)程

多路精密穩(wěn)壓電源的研究

摘要：在傳統(tǒng)多路輸出開關(guān)電源中，存在輸出電壓交叉調(diào)整率低和輔助回路穩(wěn)壓精度差的難題。針對此問題，詳細(xì)分析了磁放大器穩(wěn)壓原理和基于磁放大技術(shù)的有源箝位正激變換器工

一種多路韋根信號采集與處理

在門禁、安防、樓宇自動化等領(lǐng)域中，各類身份識別卡（如磁卡、射頻IC卡）包含的ID信息經(jīng)讀卡器（Reader）讀取后轉(zhuǎn)化為二進(jìn)制數(shù)據(jù)，Wiegand，即韋根傳感器是一種當(dāng)交變磁場經(jīng)

多路輸出直流穩(wěn)壓電源模塊設(shè)計方案

摘 要：為了滿足某測試設(shè)備對多種直流電源的需求，提出了一種能夠輸出多種直流電壓的AC/DC 電源模塊設(shè)計方案。該電源模塊包含濾波整流電路、DC/DC 電路、過欠壓保護(hù)電路和光

ISA總線實(shí)現(xiàn)多路同步DDS信號源設(shè)計

基于FPGA的多路I2C總線設(shè)計與實(shí)現(xiàn)

解析嵌入式PLC芯片組的多路模擬量應(yīng)用開發(fā)

JPEG-LS多路并行譯碼的FPGA實(shí)現(xiàn)

ADC0809和51單片機(jī)的多路數(shù)據(jù)采集系統(tǒng)設(shè)計方案

基于MCS51單片機(jī)的多路數(shù)據(jù)通信設(shè)計

1.引言 MCS51單片機(jī)標(biāo)準(zhǔn)構(gòu)成只有一組全雙工UART串行口，P3.0-RXD收、P3.1-TXD發(fā)，如果要完成多路串口收發(fā)，一般使用外部擴(kuò)展芯片，例如：GM8123/25,完成一擴(kuò)多路串口，但是，由于增加擴(kuò)展芯片，造成

多路輸出開關(guān)電源的應(yīng)用注意事項(xiàng)

　如果你需要多路電源給系統(tǒng)供電，多路輸出的開關(guān)電源是一種有效降低系統(tǒng)電源成本和簡化電源結(jié)構(gòu)的方案，使用多路輸出電源時，需根據(jù)電源和負(fù)載的特性做合適的選擇或調(diào)整，

基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計與實(shí)現(xiàn)

引言隨著現(xiàn)代電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號處理的內(nèi)容日益復(fù)雜，而adc是實(shí)現(xiàn)從模擬到數(shù)字轉(zhuǎn)換的一個必然過程。針對這種情況，利用數(shù)字信號處理器和可編程邏輯器件提出了多路adc系統(tǒng)的設(shè)計方法，實(shí)現(xiàn)了對動態(tài)多路模

基于ARM的多路同步的A/D和D/A設(shè)計解析

ARM處理器是一種32位精簡指令集RISC微處理器，片內(nèi)集成了豐富的硬件資源，廣泛的應(yīng)用于許多嵌入式系統(tǒng)中。S3C2440是一款基于ARM920T內(nèi)核的32位RISC嵌入式處理器，運(yùn)行主頻可達(dá)400MHz.本文闡述選用S3C

EDA典型單元電路的多路選擇器的設(shè)計

多路選擇器可以從多組數(shù)據(jù)來源中選取一組送入目的地。它的應(yīng)用范圍相當(dāng)廣泛，從組合邏輯的執(zhí)行到數(shù)據(jù)路徑的選擇，經(jīng)常可以看到它的蹤影。另外在時鐘、計數(shù)定時器等的輸出顯示電路中經(jīng)常利用多路選擇器制作掃描電路來

EDA中的多路彩類控制器的系統(tǒng)設(shè)計方案

根據(jù)系統(tǒng)設(shè)計要求可知，整個系統(tǒng)共有三個輸入信號：控制彩燈節(jié)奏快慢的基準(zhǔn)時鐘信號CLK_IN，系統(tǒng)清零信號CLR，彩燈節(jié)奏快慢選擇開關(guān)CHOSE_KEY；共有16個輸出信號LED[150]，分別用于控制十六路彩燈。 據(jù)此，我們可將整

關(guān)于多路同步串口的FPGA傳輸實(shí)現(xiàn)

隨著集成電路技術(shù)的發(fā)展，F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計靈活、利于系統(tǒng)集成、擴(kuò)展升級等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實(shí)時性要求的高速數(shù)字處

由74LS122構(gòu)成多路復(fù)位電路圖紙