-
基于ARM和Linux的嵌入式平臺的構(gòu)建
基于ARM和Linux的嵌入式平臺的構(gòu)建
-
基于ARM和Linux的嵌入式平臺的構(gòu)建
基于ARM和Linux的嵌入式平臺的構(gòu)建
-
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
引言 H.264是由ISO（國際標(biāo)準(zhǔn)化組織）/IEC（國際電工協(xié)會(huì)）和ITU（國際電信標(biāo)準(zhǔn)化部門）合作制定的新一代視頻編碼標(biāo)準(zhǔn)，目前正處于應(yīng)用開發(fā)階段。與以往的視頻編碼標(biāo)準(zhǔn)相比，h.264具有更高的壓縮效率和更好的網(wǎng)絡(luò)
-
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
-
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
-
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
基于嵌入式平臺的視頻編碼器的實(shí)現(xiàn)
-
MCU+DSP雙處理器的嵌入式平臺構(gòu)建
自動(dòng)化控制要求實(shí)時(shí)采集數(shù)據(jù)，快速控制，多樣分析，通信靈活，雖然采用單個(gè)處理器構(gòu)成的硬件平臺不能滿足要求。采用以MCU+DSP雙處理器為核心的硬件平臺則是較合理的設(shè)計(jì)方案。利用DSP實(shí)現(xiàn)數(shù)據(jù)實(shí)時(shí)采集、分析、計(jì)算;M
-
MCU+DSP雙處理器的嵌入式平臺構(gòu)建
MCU+DSP雙處理器的嵌入式平臺構(gòu)建
-
用CPLD實(shí)現(xiàn)嵌入式平臺上的實(shí)時(shí)圖像增強(qiáng)
提出了在嵌入式平臺上用CPLD實(shí)現(xiàn)實(shí)時(shí)圖像增強(qiáng)算法的解決方案,并加以實(shí)現(xiàn)｡重點(diǎn)討論了經(jīng)過改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實(shí)現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)｡ 通常,在擁有DSP或
-
用CPLD實(shí)現(xiàn)嵌入式平臺上的實(shí)時(shí)圖像增強(qiáng)
用CPLD實(shí)現(xiàn)嵌入式平臺上的實(shí)時(shí)圖像增強(qiáng)
-
μC／GUI在Nios II嵌入式平臺上的移植研究
摘要：為了使便攜式心電監(jiān)護(hù)儀具有友好的人機(jī)交互和方便的顯示，移植了一個(gè)GUI界面系統(tǒng)。以DE2-70配套開發(fā)板為驗(yàn)證平 臺，TFTLCD IP核是在QuartusⅡ9．0軟件平臺下，使用Verilog在FPGA上用硬件邏輯電路進(jìn)行設(shè)計(jì)。該
-
μC／GUI在Nios II嵌入式平臺上的移植研究
μC／GUI在Nios II嵌入式平臺上的移植研究
-
μC／GUI在Nios II嵌入式平臺上的移植研究
μC／GUI在Nios II嵌入式平臺上的移植研究
-
華北工控嵌入式平臺助力英特爾杯大學(xué)生電子設(shè)計(jì)競賽
第五屆“英特爾杯大學(xué)生電子設(shè)計(jì)競賽嵌入式系統(tǒng)專題邀請賽”于3月24日在上海交通大學(xué)拉開帷幕。這項(xiàng)大賽將歷時(shí)3個(gè)月。出席開幕式的嘉賓有教育部高教司司長張大良先生，大賽組委會(huì)主任、中國科學(xué)院院士、中國工程院院
-
Cypress與ARM合作 打造下一代嵌入式平臺解決方案
ARM與賽普拉斯半導(dǎo)體公司共同宣布：賽普拉斯已經(jīng)通過授權(quán)從ARM獲得眾多IP， 用于下一代可編程平臺。賽普拉斯已通過授權(quán)獲得了ARM Cortex-M3和ARM9系列處理器，以及超過75個(gè)其它IP。 作為可編程解決方案的領(lǐng)先供應(yīng)商
-
基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計(jì)
摘 要：二進(jìn)制翻譯技術(shù)是代碼移植技術(shù)中的一種重要技術(shù)。針對二進(jìn)制翻譯的應(yīng)用，提出在ARM嵌入式平臺下實(shí)現(xiàn)X86 t0 ARM二進(jìn)制翻譯系統(tǒng)。通過對ARM嵌入式平臺的研究，介紹二進(jìn)制翻譯模塊的功能，著重論述SOC架構(gòu)的設(shè)計(jì)
-
基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計(jì)
基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計(jì)
-
基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計(jì)
基于ARM嵌入式平臺的X86譯碼SOC架構(gòu)設(shè)計(jì)
-
MCU+DSP嵌入式平臺的i機(jī)接口與引導(dǎo)設(shè)計(jì)
多處理器硬件平臺模式在工業(yè)控制系統(tǒng)中應(yīng)用廣泛。而MCU+DSP的雙處理器模式設(shè)計(jì)較為突出，利用DSP完成數(shù)字信號處理功能，MCU實(shí)現(xiàn)管理、通信、人機(jī)接口等異步系統(tǒng)控制功能。各處理器在功能上相互分工并通過數(shù)據(jù)傳輸完成預(yù)期任務(wù)，提高系統(tǒng)性能。給出了基于MCU+DSP嵌入式平臺的主機(jī)接口與引導(dǎo)設(shè)計(jì)方案。
