開源指令集模擬器

關(guān)注人關(guān)注

我要報錯

西部數(shù)據(jù)公布公布基于RISC-V的SweRV和開源的SweRV指令集模擬器

本周，西部數(shù)據(jù)（Western Digital）針對其去年推出的RISC-V處理器計劃發(fā)布了三項重要公告，公布了基于RISC-V指令集的自研通用架構(gòu)SweRV和開源的SweRV指令集模擬器（ISS），

充電吧
2018-12-18

risc-v 西部數(shù)據(jù) 開源指令集模擬器自研架構(gòu)swerv